搜索结果
找到约 1,690 项符合
寄存器重命名 的查询结果
VHDL/FPGA/Verilog 使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。
使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。
单片机开发 STM32 编程库 单片机编程免查阅底层寄存器
STM32 编程库 单片机编程免查阅底层寄存器
单片机开发 MSP430寄存器中文注释---P3/4口 （无中断功能）
MSP430寄存器中文注释---P3/4口 （无中断功能）
Java编程 Swing+FtpClient实现 支持文件、文件夹上传 支持文件、文件夹下载 支持文件重命名 支持文件删除等功能
Swing+FtpClient实现
支持文件、文件夹上传
支持文件、文件夹下载
支持文件重命名
支持文件删除等功能
Java编程 Swing+FtpClient实现 支持文件、文件夹上传 支持文件、文件夹下载 支持文件重命名 支持文件删除等功能
Swing+FtpClient实现
支持文件、文件夹上传
支持文件、文件夹下载
支持文件重命名
支持文件删除等功能
微处理器开发 ATMEGA128 对 SJA1000 寄存器读写
ATMEGA128 对 SJA1000 寄存器读写
VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移
vhdl语言的100个例子
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数 ...
其他 Sparc V8体系结构手册 sparc是一种处理器体系结构 其中描述了sparc特有的寄存器窗口 内存模式等
Sparc V8体系结构手册 sparc是一种处理器体系结构 其中描述了sparc特有的寄存器窗口 内存模式等
VHDL/FPGA/Verilog 5位的操作数X和Y输入后暂存在寄存器A和B中
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作：
00控制X+Y
01控制X-Y
10控制X and Y
11控制 X xor Y
运算结果暂存在寄存器D中，然后输出。
VHDL/FPGA/Verilog 5位的操作数X和Y输入后暂存在寄存器A和B中
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作：
00控制X+Y
01控制X-Y
10控制X and Y
11控制 X xor Y
运算结果暂存在寄存器D中，然后输出。