搜索结果
找到约 16,844 项符合
容量分析 的查询结果
按分类筛选
教程资料 Xilinx UltraScale:为您未来架构而打造的新一代架构
Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。
UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado&reg ...
教程资料 基于抽象状态机的网格系统设计和分析
基于抽象状态机的网格系统设计和分析
教程资料 Quartus常见错误分析
介绍Quartus中经常遇到的错误的分析
教程资料 基于FPGA的远距离实时传输接口设计
为满足对弹载雷达回波信号、图像及遥测数据的高速、高容量、远距离、低功耗、高可靠性等特点的要求。地面测试台采用LVDS接口,运用FPGA对雷达获取信号数据进行处理与存储,通过USB接口将数据上传到计算机实现数据分析与实验。实验结果表明,该方案的传输速率600 MBps,很好的满足了对雷达获取信号的数据发送和接收的速度要 ...
教程资料 VHDL代码风格和常见的语法错误分析
VHDL代码风格和常见的语法错误分析
教程资料 使用Timequest约束和分析源同步电路
04_使用Timequest约束和分析源同步电路
教程资料 静态时序分析基本原理和时序分析模型
01_静态时序分析基本原理和时序分析模型
教程资料 在ISE中直接调用chipscope进行在线逻辑分析
在ISE中直接调用chipscope进行在线逻辑分析
教程资料 使用Quartus II Timequest时序分析器约束分析设计
使用Quartus II Timequest时序分析器约束分析设计
教程资料 基于FPGA的DDS杂散分析及抑制方法
首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA ...