搜索结果
找到约 57,000 项符合
实现时钟 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (171)
- 学术论文 (128)
- VIP专区 (109)
- 单片机编程 (81)
- VHDL/FPGA/Verilog (81)
- 技术资料 (58)
- 汇编语言 (38)
- 嵌入式/单片机编程 (33)
- Java编程 (22)
- 其他 (22)
- 教程资料 (18)
- 可编程逻辑 (16)
- 系统设计方案 (13)
- 其他嵌入式/单片机内容 (13)
- 模拟电子 (12)
- DSP编程 (12)
- 微处理器开发 (11)
- VC书籍 (7)
- uCOS (6)
- 通信网络 (5)
- 嵌入式综合 (5)
- 软件设计/软件工程 (5)
- 书籍源码 (5)
- 电源技术 (4)
- 文件格式 (4)
- 通讯/手机编程 (4)
- 其他书籍 (4)
- 技术教程 (4)
- VHDL/Verilog/EDA源码 (3)
- 接口技术 (3)
- 压缩解压 (3)
- 嵌入式Linux (3)
- 电子书籍 (3)
- Delphi控件源码 (3)
- Linux/Unix编程 (3)
- 精品软件 (3)
- 教程资料 (2)
- PCB相关 (2)
- 测试测量 (2)
- 家庭/个人应用 (2)
- Internet/网络编程 (2)
- Windows CE (2)
- 通讯编程文档 (2)
- 操作系统开发 (2)
- JavaScript (2)
- 书籍 (2)
- 源码 (2)
- 经验分享 (1)
- 单片机相关 (1)
- 技术书籍 (1)
- ARM (1)
- ALTERA FPGA开发软件 (1)
- 设计相关 (1)
- PCB图/BOM单/原理图 (1)
- 传感与控制 (1)
- 数据库系统 (1)
- 企业管理 (1)
- 文章/文档 (1)
- SCSI/ASPI (1)
- FlashMX/Flex源码 (1)
- 数据结构 (1)
- Symbian (1)
- SQL Server (1)
- *行业应用 (1)
- VxWorks (1)
- Applet (1)
- J2ME (1)
- 网络 (1)
- GPS编程 (1)
- matlab例程 (1)
- 驱动编程 (1)
- 中间件编程 (1)
- MacOS编程 (1)
- 软件工程 (1)
- MTK (1)
- 教育系统应用 (1)
- Ajax (1)
- DSP工具/软件 (1)
- 汇编编程 (1)
- 笔记 (1)
- 论文 (1)
嵌入式/单片机编程 这个是个4个数码管显示时间的程序
这个是个4个数码管显示时间的程序,用AT89S52实现,用四个按键控制,能实现时钟显示,闹钟定时,倒计时三项功能,电路图很简单。
Java编程 用JAVA编写的闹钟程序
用JAVA编写的闹钟程序,可以实现时钟和提醒功能。
Windows CE wince下
wince下,实现时钟制作的实列,很实用
VIP专区 VIP专区-嵌入式/单片机编程源码精选合集系列(133)
VIP专区-嵌入式/单片机编程源码精选合集系列(133)资源包含以下内容:1. 一款优秀的51系统读写U盘的源程序和原理图.2. Automating Manufacturing Systems with PLCs 一本关于plc的理论书籍,解析很详细.3. 基于ATmega128的无线通信节点程序.4. wince 串口通讯非常好的源代码.5. Cypress 的(鼠标+键盘)复合设备汇编源程序.6. ...
精品软件 TOPWEAVER 1.10
Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
学术论文 基于FPGA的分布式采集系统时钟同步控制技术研究与实现.rar
随着电子技术的快速发展,各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面,时钟同步技术都发挥着极其重要的作用,得到了广泛的推广。对于分布式采集系统来说,中心主站需要对来自于不同采集设备的采集数据进行汇总和分析,得到各个采集点对同一事件的采集时间差异,通 ...
教程资料 异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构, ...
教程资料 基于FPGA和PLL的函数信号发生器时钟部分的实现
基于FPGA和PLL的函数信号发生器时钟部分的实现