搜索结果

找到约 57,000 项符合 实现时钟 的查询结果

按分类筛选

显示更多分类

学术论文 用FPGA实现带硬件浮点运算器的8051

8051系列是至今为止最成功的单片机之一,在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构,包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块,每个模块的功能与设计,同时也介绍了如何设计流水线来加速8051的处理速度。对 ...
https://www.eeworm.com/dl/514/12650.html
下载: 68
查看: 1184

学术论文 自适应滤波器算法设计及其FPGA实现

自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术,算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象,提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系,得到滤波器最佳自适应参数 ...
https://www.eeworm.com/dl/514/12651.html
下载: 154
查看: 1262

学术论文 快速傅立叶变换(FFT)的FPGA实现

随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级,在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的 ...
https://www.eeworm.com/dl/514/13047.html
下载: 98
查看: 1255

学术论文 16QAM调制解调器设计与FPGA实现

本文将高效数字调制方式QAM和软件无线电技术相结合,在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论,带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析;深入研究了软件无线电核心技术数字下变频原理和其实现结构;对CIC、 ...
https://www.eeworm.com/dl/514/13195.html
下载: 36
查看: 1163

学术论文 全数字OQPSK解调算法的研究及FPGA实现

随着各种通信系统数量的日益增多,为了充分地利用有限的频谱资源,高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术,具有较高的频谱利用率和功率利用率,广泛应用于卫星通信系统和地面移动通信系统。因此,对于OQPSK全数字解调技术的研究具有一定的 ...
https://www.eeworm.com/dl/514/13200.html
下载: 177
查看: 1037

学术论文 FPGA布局算法研究和软件实现

FPGA布局算法和软件位于工艺映射和布线之间,是一个承上启下的阶段,对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上,本文提出了一种新的结合了装箱的布局算法框架,并称之为"低温交替改善的"布局算法。其基本思想是,在模拟退火的低温 ...
https://www.eeworm.com/dl/514/13643.html
下载: 192
查看: 1046

学术论文 用Xilinx_FPGA实现DDR_SDRAM控制器

·摘要:  DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.  ...
https://www.eeworm.com/dl/514/15078.html
下载: 28
查看: 1045

VHDL/Verilog/EDA源码 数字时钟

vhdl实现数字时钟功能,整点报时,闹钟等功能
https://www.eeworm.com/dl/504/16006.html
下载: 150
查看: 1076

PCB图/BOM单/原理图 51单片机计算器、时钟

LCD显示计算功能,时钟显示 4*4键盘实现计算
https://www.eeworm.com/dl/535/16289.html
下载: 91
查看: 1047

教程资料 VHDL语言的高频时钟分频模块

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
https://www.eeworm.com/dl/fpga/doc/17703.html
下载: 67
查看: 1108