搜索：实时钟模块 - 虫虫下载站

教程资料  一个很好的VHDL实现的功能模块程序

一个很好的VHDL实现的功能模块程序,希望你可以用的上!

https://www.eeworm.com/dl/Protel/doc/18602.html

下载: 200

查看: 1064

教程资料  采用MaxPlusII写的一个小时钟程序

采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.

https://www.eeworm.com/dl/Protel/doc/18610.html

下载: 86

查看: 1056

教程资料  FPGA光电编码器输入模块

本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.

https://www.eeworm.com/dl/fpga/doc/18626.html

下载: 22

查看: 1066

教程资料  利用VHDL语言编写的一个crc功能模块

利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能

https://www.eeworm.com/dl/fpga/doc/18629.html

下载: 145

查看: 1063

教程资料  常用键盘消抖模块——VHDL源程序

常用键盘消抖模块——VHDL源程序！！！对vhdl编程的人具有很大的帮助，不可不看 \r\n

https://www.eeworm.com/dl/fpga/doc/18656.html

下载: 162

查看: 1076

教程资料  大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

https://www.eeworm.com/dl/fpga/doc/18690.html

下载: 190

查看: 1112

教程资料  计PLD/FPGA时通常采用几种时钟类型

无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、 ...

https://www.eeworm.com/dl/fpga/doc/18710.html

下载: 199

查看: 1065

教程资料  CPLD的无线数据传输模块开发

微功率无线模块、小功率无线数传模块、远距离无线通信模块、数传电台、远距离无线通信基站以及无线通信收发器等系列产品，产品主要有无线数传模块、无线通信模块、无线通讯模块、无线收发模块、无线模块、无线射频模块等等。 ...

https://www.eeworm.com/dl/Protel/doc/18722.html

下载: 58

查看: 1039

教程资料  FPGA和PC机之间串行通信对输出正弦波频率的控制

1、利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、输出波形要求：在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz；在输入时钟频率为4MHz时，输出正弦波分辨率达到2 ...

https://www.eeworm.com/dl/fpga/doc/18794.html

下载: 53

查看: 1074

教程资料  用maxplus2实现的一种通用逻辑模块

用maxplus2实现的一种通用逻辑模块，背景是一个基于dsp的嵌入式开发板，上面的逻辑模块全用cpld实现。此模块可以供以后的嵌入式开发作参考。

https://www.eeworm.com/dl/Protel/doc/18805.html

下载: 125

查看: 1047

搜索结果

按分类筛选