搜索结果
找到约 4,359 项符合
定时锁 的查询结果
按分类筛选
通讯编程文档 锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示
锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示,简单锁相回路[3,4]是由三个电路构成,分别为相位侦测器(Phase Detector)、回路滤波器(Loop Filter)、压控荡器(VCO) ...
其他 大家看下吧,利用银行家算法避免死锁。掌握银行家算法中的数据结构
大家看下吧,利用银行家算法避免死锁。掌握银行家算法中的数据结构,算法的整个过程,并加深对银行家算法的理解.
通讯/手机编程 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计
一种改进的全数字锁相环设计
一种改进的全数字锁相环设计
单片机开发 C51单片机实现液晶秒表以及简单计算器 电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片蜂鸣器160
C51单片机实现液晶秒表以及简单计算器
电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片\蜂鸣器\1602液晶.
代码已经调试成功过,可以实现时间的调整.4*4矩阵键盘,第一排前三列是实现小时\分钟\秒的加.第二排前三列是实现小时\分钟\秒的减.当 ...
DSP编程 TMS320F2812的定时计数器编程指南,初次上载,请多包涵!
TMS320F2812的定时计数器编程指南,初次上载,请多包涵!
VHDL/FPGA/Verilog verilog实现锁存器
verilog实现锁存器,共有四个文件,包含测试文件
VHDL/FPGA/Verilog 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
文章/文档 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值