搜索结果

找到约 3,425 项符合 定时触发 的查询结果

嵌入式/单片机编程 EA = 1 //开总中断 ET0 = 1 //允许定时器0中断 TMOD = 1 //定时器工作方式选择 TL0 = 0x06 TH0 = 0xf8 //定时器赋予初值

EA = 1 //开总中断 ET0 = 1 //允许定时器0中断 TMOD = 1 //定时器工作方式选择 TL0 = 0x06 TH0 = 0xf8 //定时器赋予初值 TR0 = 1 //启动定时器
https://www.eeworm.com/dl/647/305272.html
下载: 51
查看: 2341

微处理器开发 s3c44b0x 定时器,PWM测试程序

s3c44b0x 定时器,PWM测试程序,经测试可用
https://www.eeworm.com/dl/655/305517.html
下载: 157
查看: 1042

VHDL/FPGA/Verilog 用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控 制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机

用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控 制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机
https://www.eeworm.com/dl/663/305661.html
下载: 111
查看: 1317

DSP编程 ICETEK–VC5509-A 评估板定时器实验.实验程序的工程中包含了两种源代码

ICETEK–VC5509-A 评估板定时器实验.实验程序的工程中包含了两种源代码,主程序采用C 语言编制利于控制,中断向量表在 vector.asm 汇编语言文件中,利于直观地控制存储区分配。
https://www.eeworm.com/dl/516/305748.html
下载: 154
查看: 1089

VHDL/FPGA/Verilog 基于VHDL的定时计数芯片的设计 通过模块化

基于VHDL的定时计数芯片的设计 通过模块化,状态图设计实现定时芯片
https://www.eeworm.com/dl/663/305799.html
下载: 40
查看: 1028

J2ME 手机上定时器的原代码~ 谁要此类低级界面的代码可以给我留言~

手机上定时器的原代码~ 谁要此类低级界面的代码可以给我留言~
https://www.eeworm.com/dl/660/305929.html
下载: 117
查看: 1071

单片机开发 使用AT89S52的T2定时器实现1秒精确定时(C51)

使用AT89S52的T2定时器实现1秒精确定时(C51)
https://www.eeworm.com/dl/648/306029.html
下载: 106
查看: 1203

单片机开发 基于单片机at89c51的mp3定时器设置及中断实验源代码

基于单片机at89c51的mp3定时器设置及中断实验源代码
https://www.eeworm.com/dl/648/306265.html
下载: 166
查看: 1086

单片机开发 单片机定时器计算软件 计算初值 非常好用

单片机定时器计算软件 计算初值 非常好用
https://www.eeworm.com/dl/648/306373.html
下载: 127
查看: 1035

并行计算 将所有的管脚在初始化的时候设置为输入方式将所有的管脚设置为一般I/O口初始定时器模块

将所有的管脚在初始化的时候设置为输入方式将所有的管脚设置为一般I/O口初始定时器模块
https://www.eeworm.com/dl/694/306542.html
下载: 169
查看: 1045