搜索结果

找到约 1,842 项符合 完美时序 的查询结果

软件设计/软件工程 UML建模 用例图 类图 时序图 都有 还有数据库设计 都很详尽 适合UML课程设计

UML建模 用例图 类图 时序图 都有 还有数据库设计 都很详尽 适合UML课程设计
https://www.eeworm.com/dl/684/333673.html
下载: 76
查看: 1161

单片机开发 MCU如何根据LCD的时序来写底层驱动针对LCD驱动程序的介绍

MCU如何根据LCD的时序来写底层驱动针对LCD驱动程序的介绍,时序方面的控制
https://www.eeworm.com/dl/648/334307.html
下载: 124
查看: 1070

加密解密 完美的RSA算法C++实现,自定义的大数运算方法可以完成RSA密钥生成和加密解密全过程

完美的RSA算法C++实现,自定义的大数运算方法可以完成RSA密钥生成和加密解密全过程
https://www.eeworm.com/dl/519/335260.html
下载: 77
查看: 1119

VHDL/FPGA/Verilog PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果

PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
https://www.eeworm.com/dl/663/335849.html
下载: 184
查看: 1064

压缩解压 一份很完美的哈夫曼编码译码器得实习报告。源程序功能有编码

一份很完美的哈夫曼编码译码器得实习报告。源程序功能有编码,译码,打印哈夫曼树。是数据结构实习课得一个范例。
https://www.eeworm.com/dl/617/336397.html
下载: 73
查看: 1070

编译器/解释器 CodeBlocks编译器的汉化包,最新版可以完美使用.

CodeBlocks编译器的汉化包,最新版可以完美使用.
https://www.eeworm.com/dl/628/337330.html
下载: 145
查看: 1139

VHDL/FPGA/Verilog 用cpld控制时序通过usb传送数据到pc机的vhdl源码

用cpld控制时序通过usb传送数据到pc机的vhdl源码,用于一款心电图机。
https://www.eeworm.com/dl/663/337633.html
下载: 82
查看: 1035

企业管理 功能完美整站程序

功能完美整站程序
https://www.eeworm.com/dl/632/337641.html
下载: 100
查看: 1021

单片机开发 时序控制器20080713

时序控制器20080713,适用于时间工作,如模具各阀浇口不同时间的控制,如二 个阀浇口,就需要两只时序控制器(表)。 解敏超 88.8 88.8 1。六位数码管双行显示,四键控制,分别是“触发”,“修改/确定”,“移位”,“设置”。 2。上行是延时时间 3。下行是工作时间 4。延时,工作时间多可以修改保存 5。工作时为继电器输 ...
https://www.eeworm.com/dl/648/337969.html
下载: 73
查看: 1038

操作系统开发 根据从ReactOS提取的扫雷代码修改的比较完美的扫雷程序。

根据从ReactOS提取的扫雷代码修改的比较完美的扫雷程序。
https://www.eeworm.com/dl/531/338692.html
下载: 109
查看: 1084