搜索结果
找到约 266 项符合
孔径抖动 的查询结果
无线通信 对逆合成孔径雷达噪声调频预加重干扰的研究
研究了对ISAR的一种相干干扰方式——噪声调频预加重干扰。相对于常规的非相干噪声调频干扰,噪声调频预加重干扰可以获得一定的处理增益,从而节省干扰功率。
教程资料 Cadence 应用注意事项
Cadence 应用注意事项
            1、 PCB 工艺规则
            以下规则可能随中国国内加工工艺提高而变化
            1.1. 不同元件间的 ...
开发工具 NE555电路智能设计软件下载
附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。
NE555为8脚时基集成电路，
各脚主要功能（集成块图在下面）
1地GND
2触发
3输出
4复位
5控制电压
6门限(阈值）
7放电
8电源电压Vcc
应用十分广泛，可装如下几种电路：
1。单稳类电路作用：
定延时，消抖动，分（倍） ...
可编程逻辑 PCB设计要求简介
PCB设计要点
一.PCB工艺限制
1）线 
一般情况下，线与线之间和线与焊盘之间的距离大于等于13mil，实际应用中，条件允许时应考虑加大距离；布线密度较高时，可考虑但不建议采用IC脚间走两根线，线的宽度为10mil，线间距不小于10mil。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。 
2）焊盘 ...
可编程逻辑 基于FPGA的时钟跟踪环路的设计
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 PCB走线的比例关系
导线的电流承载值与导线线的过孔数量焊盘存在的直接关系（目前没有找到焊盘和过孔孔径每平方毫米对线路的承载值影响的计算公式，有心的朋友可以自己去找一下，个人也不是太清楚，不在说明）这里只做一下简单的一些影响到线路电流承载值的主要因素。 ...
可编程逻辑 印刷电路板的过孔设置原则
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(throug ...
可编程逻辑 Cadence 应用注意事项
Cadence 应用注意事项
            1、 PCB 工艺规则
            以下规则可能随中国国内加工工艺提高而变化
            1.1. 不同元件间的 ...
可编程逻辑 怎样才能算是设计优秀的PCB文件？
我是专业做PCB的，在线路板灾个行业呆久了，看到了上百家公司设计的PCB板，各行各业的，如有空调的，液晶电视的，DVD的，数码相框的，安防的等等，因此我从我所站的角度来说，就觉得有些PCB文件设计得好，有些PCB文件设计则不是那么理想，标准就是怎能么样PCB厂的工程人员看得一目了然，而不产生误解，导致做错板子，下面我 ...