搜索结果
找到约 19,984 项符合
多通道循环采样 的查询结果
教程资料 cpld max7128s控制3路AD7472采样
cpld max7128s控制3路AD7472采样,希望对大家有帮助。
教程资料 多个Verilog和vhdl程序例子
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
教程资料 proteus仿真ARM2100系列例子-adc采样
proteus仿真ARM2100系列例子-adc采样\r\n有了PROTEUS软件我们不用开发板也可以进行ARM项目开发了!
教程资料 MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标
MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标\r\n准,具有高可靠性和灵活性,已经成为现代航空机载系统设备互联的最有效的解\r\n决方案,广泛的应用于飞机、舰船、坦克等武器平台上,并且越来越多的应用到\r\n民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。\r\n在对M几STD一 ...
教程资料 一种基于CPLD和多处理器结构的控制网络节点设计方案
节点是网络系统的基本控制单元,论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案,它能够提高单节点并行处理能力,其模块化结构增强了节点的可靠性。
教程资料 一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法,详细分析了设计原理并给出了相应的仿真结果.这种设计方法已在我们研制的GPS,GLONASS兼容机中得到实际应用。
教程资料 基于CPLD的多功能信号发生器设计
基于CPLD的多功能信号发生器设计.PDF
教程资料 大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
教程资料 利用FPGA实现的可编程综合采样器
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA