搜索结果

找到约 18,617 项符合 多目标 的查询结果

教程资料 基于FPGA的多功能LCD显示控制器设计

通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析,利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计.所设计的LCD显示控制器具有很好的可移植性,只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示,并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T14 ...
https://www.eeworm.com/dl/fpga/doc/32227.html
下载: 63
查看: 1081

教程资料 基于FPGA的多路视频合成系统的设计

  摘 要:研究一种基于FPGA的多路视频合成系统。系统接收16路ITU656格式的视频数据,按照画面分割的要求对视频数据流进行有效抽取和帧合成处理,经过视频编码芯片转换成模拟信号输出到显示器,以全屏或多窗口模式显示多路视频画面。系统利用FPGA的高速并行处理能力的优势,应用灵活的的多路视频信号的合成技术和数字图 ...
https://www.eeworm.com/dl/fpga/doc/32362.html
下载: 127
查看: 1099

教程资料 基于FPGA的多功能多路舵机控制器的实现

伺服舵机作为基本的输出执行机构广泛应用于 遥控航模以及人形机器人的控制中。舵机是一种位 置伺服的驱动器,其控制信号是PWM信号.,利 用占空比的变化改变舵机的位置,也可使用FPGA、 模拟电路、单片机来产生舵机的控制信号旧。应 用模拟电路产生PWM信号,应用的元器件较多, 会增加电路的复杂程度;若用单片机产生PWM信 ...
https://www.eeworm.com/dl/fpga/doc/32368.html
下载: 140
查看: 1145

教程资料 用FPGA设计多功能数字钟

用FPGA设计多功能数字钟
https://www.eeworm.com/dl/fpga/doc/32442.html
下载: 28
查看: 1088

教程资料 基于DDS的多波形信号发生器设计

基于DDS的多波形信号发生器设计
https://www.eeworm.com/dl/fpga/doc/32529.html
下载: 23
查看: 1143

教程资料 大规模FPGA设计中的多点综合技术

  本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术,本文适合大规模FPGA的设计者和Synplify pro的用户阅读。  
https://www.eeworm.com/dl/fpga/doc/32636.html
下载: 61
查看: 1136

教程资料 基于Actel FPGA的多串口扩展设计

基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度,小体积,低功耗,低系统成本,高安全性和可靠性的小容量FPGA—A3P030 进行设计,把若干接口电路的功能集成到A3P030 中,实现了三路以上的串口扩展。该设计灵活性高,可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART,波特率可以灵活设置。 ...
https://www.eeworm.com/dl/fpga/doc/32663.html
下载: 110
查看: 1060

教程资料 采用FPGA的多路高压IGBT驱动触发器研制

为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V ...
https://www.eeworm.com/dl/fpga/doc/32701.html
下载: 159
查看: 1068

教程资料 FPGA连接DDR2的问题讨论

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...
https://www.eeworm.com/dl/fpga/doc/32710.html
下载: 153
查看: 1104

教程资料 基于FPGA的多路高速串并转换器设计

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...
https://www.eeworm.com/dl/fpga/doc/32712.html
下载: 69
查看: 1115