搜索结果
找到约 33,298 项符合
多电平逆变器 的查询结果
VHDL/FPGA/Verilog 一个用VerilogHDL语言编写的多路解复用器
一个用VerilogHDL语言编写的多路解复用器
VHDL/FPGA/Verilog 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟. ...
单片机开发 STC单片机用用定时器 T0 或 T1 模拟串行口程序实现多串口的目的
STC单片机用用定时器 T0 或 T1 模拟串行口程序实现多串口的目的
单片机开发 前段时间做的一个东西,用的24位高精度AD转换芯片CS5532和12DA转换器max531的AVR驱动.芯片用的是ATMEGA8515,开发环境ICCAVR.CS5532的内部寄存器太多,设置有些复杂
前段时间做的一个东西,用的24位高精度AD转换芯片CS5532和12DA转换器max531的AVR驱动.芯片用的是ATMEGA8515,开发环境ICCAVR.CS5532的内部寄存器太多,设置有些复杂
嵌入式/单片机编程 通用ASK信号解码接收程序 1. 接收数据位数最多为40(5*8)位. 2. 由定时器对time进行渐增,在TCC中断程序中加入"INC TIME". 3. 宽脉冲最大允许时间和最小
通用ASK信号解码接收程序
1. 接收数据位数最多为40(5*8)位.
2. 由定时器对time进行渐增,在TCC中断程序中加入"INC TIME".
3. 宽脉冲最大允许时间和最小允许时间的计算方式:
脉冲允许时间=TCC 中断时间(us)*设定数据
4. 在接收到完整的数据后建立rx_data_ok标志.
5. 该子程序由主程序调用.
6. 数据格式:rx_data5 ...
编译器/解释器 适合多个C编译器破解器
适合多个C编译器破解器，能自动产生序列号
Java编程 一个java多线程处理的关于简单局域网对话的服我器程序
一个java多线程处理的关于简单局域网对话的服我器程序
系统设计方案 电路由CD4069六反相器和74LS30八输入一输出与非门,可控硅电路组成的六路断路,二路闭路多路报警器,
电路由CD4069六反相器和74LS30八输入一输出与非门,可控硅电路组成的六路断路,二路闭路多路报警器,
文章/文档 ad584是AD公司新推出的高性能的AD器件可以使用在智能的变送器上
ad584是AD公司新推出的高性能的AD器件可以使用在智能的变送器上
编辑器/阅读器 支持Unicode及Uniscribe的多语言输入的文本编辑器源码。
支持Unicode及Uniscribe的多语言输入的文本编辑器源码。