搜索结果
找到约 21,541 项符合
多时钟域 的查询结果
按分类筛选
单片机编程 C8051F单片机产品技术要点
高性能CPU-CIP51
♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1−2 时钟周期 (标准8051为12−24)♦ 可在系统编程FLASH (2 KB — 128 KB)♦ 指令高速缓存 (对于50−100 MIPS 产品)♦ 大容量内部SRAM 256B — 8KB+256B& ...
单片机编程 C8051F单片机产品技术要点
高性能 CPU ——CIP51♦ 高速流水线结构 CPU (25−100 MIPS)♦ 完全兼容 8051 源码和机器码级♦ 大多数指令执行时间为 1−2 时钟周期 (标准8051为12−24)♦ 可在系统编程FLASH (2 KB —128 KB)♦ 指令高速缓存 (对于50−100 MIPS 产品)♦ 大容量内部SRAM 256B —8KB+256 ...
电子书籍 无沦是用离散逻辑、可编程逻辑
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操
作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将
导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可
分为如下四种类型：全局时钟、门控时钟、多级逻辑时 ...
系统设计方案 用FPGA实现大型设计时
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线 ...
操作系统开发 异步fifo在IC设计中
异步fifo在IC设计中，非常重要；是异步时钟域同步方法
技术资料 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...
VIP专区 VIP专区-华为FPGA设计全套资料合集19份
资源包含以下内容：1.一种将异步时钟域转换成同步时钟域的方法.pdf2.华为 FPGA设计高级技巧Xilinx篇.pdf3.华为 Verilog基本电路设计指导书.pdf4.华为 大规模逻辑设计指导书.pdf5.华为FPGA设计流程指南.doc6.华为FPGA设计规范.doc7.华为_大规模逻辑设计指导书.pdf8.华为同步电路设计规范（密码：openfree）.pdf9.华为面经.do ...
VIP专区 华为FPGA设计全套，17份精华资料整理，全网最全！
华为硬件工程师手册目前最全版本（159页)
-2019-11-13 16:37
华为大规模逻辑电路设计指导书
-2019-11-13 16:37
华为同步电路设计规范（密码：openfree）
-2019-11-13 16:37
华为以太网时钟同步技术_时钟透传技术白皮书
-2019-11-13 16:37
华为专利——一种将异步时钟域转换成同步时钟域的方法
-2019-11-13 16:37
华为coding ...
matlab例程 matlab的元胞自动机程序的源代码,胞自动机程序状态演化规则 ①如果一个元胞的状态是0,则当它有状态为1的邻元时,该元胞的状态以概率a×b变为1,并且当它的临域中状态为1的邻元越多,其状态转变为1的
matlab的元胞自动机程序的源代码,胞自动机程序状态演化规则 ①如果一个元胞的状态是0,则当它有状态为1的邻元时,该元胞的状态以概率a×b变为1,并且当它的临域中状态为1的邻元越多,其状态转变为1的概率越大 ②如果一个元胞的状态是1,则该元胞的状态保持不变。初始传播者位于中心单元格25×25处
取50×50的网格，临域为Moore ...