搜索结果
找到约 23,320 项符合
增量式编码器 的查询结果
按分类筛选
通讯编程文档 该代码是802.3ap推荐代码fir吗(42,33)的编码器和解码器,该代码采用C语言实现,可以完成译码功能,该代码采用并行编译码方式实现,可以应用于100G以太网的FEC
该代码是802.3ap推荐代码fir吗(42,33)的编码器和解码器,该代码采用C语言实现,可以完成译码功能,该代码采用并行编译码方式实现,可以应用于100G以太网的FEC
单片机开发 控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.
控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.
VHDL/FPGA/Verilog 利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
通讯编程文档 232界面编码器部分
232界面编码器部分，非常有用，各位可以看看，很有帮助的。
通讯/手机编程 stanford开发的LDPCA（LDPC码的改进）的编码器和解码器
stanford开发的LDPCA（LDPC码的改进）的编码器和解码器，以及几个码字。
VHDL/FPGA/Verilog 用于数据块容错编码校验的芯片的RS编码器设计
用于数据块容错编码校验的芯片的RS编码器设计
VHDL/FPGA/Verilog 用于数据块容错编码校验的芯片的RS编码器设计的测试代码
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
VHDL/FPGA/Verilog 用verilog HDL实现了83编码器.
用verilog HDL实现了83编码器.
VHDL/FPGA/Verilog 用VERILOG语言实现了8BIT编码器.
用VERILOG语言实现了8BIT编码器.
压缩解压 EZW举例 该源代码包含有6个文件： EZW.H － EZW编码器头文件 EZW.C － EZW编码器文件 MATRIX2D.H MATRIX2D.C － 编码器数据结果定义和数据操作
EZW举例
该源代码包含有6个文件：
EZW.H － EZW编码器头文件
EZW.C － EZW编码器文件
MATRIX2D.H MATRIX2D.C － 编码器数据结果定义和数据操作
FIFO.H FIFO.C － 扫描方式定义：先入先出原则
LIST.H LIST.C － 零树结构定义和操作
UNEZW.C － EZW解码器
这里，读者重点要掌握的是EZW.C和LIST.C中的内容，充分理解零树的 ...