搜索结果
找到约 27,693 项符合
地形可视化 的查询结果
uCOS 使用GPS驱动中间件,先初始化GPS,发送相关命令,等待接收地理的数据,若接收到数据,可从液晶屏中显示.
使用GPS驱动中间件,先初始化GPS,发送相关命令,等待接收地理的数据,若接收到数据,可从液晶屏中显示.
VHDL/FPGA/Verilog :针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给 出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设
:针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给
出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片
设计一个多通道图像信号处理系统。
操作系统开发 多用户 ：usr1, …, usr8 (1-8个用户) 多级目录：可有多级子目录； 具有login (用户登录) 系统初始化（建文件卷、提供登录模块） 文件的创建： create 文件的打开
多用户 ：usr1, …, usr8 (1-8个用户)
多级目录：可有多级子目录；
具有login (用户登录)
系统初始化（建文件卷、提供登录模块）
文件的创建： create
文件的打开：open
文件的读：read
文件的写：write
VHDL/FPGA/Verilog 本spi参数化通讯模块是一个支持SPI串行通信协议从协议的SPI从接口。可通过改变参数设置传输的位数
本spi参数化通讯模块是一个支持SPI串行通信协议从协议的SPI从接口。可通过改变参数设置传输的位数，由外部控制器给定脉冲控制传输。
单片机开发 这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数
这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示 ...
软件工程 将潮流计算公式矢量化处理,利用Matlab编写潮流程序,并将Matlab的m文件编译成COM组件,可简单实现 Matlab和其它语言的混合编程。通过简单的函数调用即可完成如稀疏、解方程等一系列数学运
将潮流计算公式矢量化处理,利用Matlab编写潮流程序,并将Matlab的m文件编译成COM组件,可简单实现
Matlab和其它语言的混合编程。通过简单的函数调用即可完成如稀疏、解方程等一系列数学运算,并可轻易实现相关图形的
绘制。潮流计算中采用AMD算法对修正方程系数矩阵进行节点优化,并采用LDLT算法进行求解,有效地减少了注入元,计 ...
人工智能/神经网络 Matlab中BP神经网络的构建和初始化训练前馈网络的第一步是建立网络对象。函数newff建立一个可训练的前馈网络。这需要4个输入参数。第一个参数是一个Rx2的矩阵以定义R个输入向量的最小值和最大值。
Matlab中BP神经网络的构建和初始化训练前馈网络的第一步是建立网络对象。函数newff建立一个可训练的前馈网络。这需要4个输入参数。第一个参数是一个Rx2的矩阵以定义R个输入向量的最小值和最大值。第二个参数是一个颟顸每层神经元个数的数组。第三个参数是包含每层用到的转移函数名称的细胞数组。最后一个参数是用到的训练函 ...
电子书籍 NASM是一个为可移植性与模块化而设计的一个80x86的汇编器。它支持相当多的目标文件格式
NASM是一个为可移植性与模块化而设计的一个80x86的汇编器。它支持相当多的目标文件格式，包括Linux和NetBSD/FreeBSD,a.out,ELF,COFF,微软16位的OBJ和Win32。它还可以输出纯二进制文件。它的语法设计得相当的简洁易懂，和Intel语法相似但更简单。它支持Pentium,P6,MMX,3DNow!,SSE and SSE2指令集 ...
其他 此程序可将将多个变量归一化
此程序可将将多个变量归一化，程序中是将两个变量归一化。
VHDL/FPGA/Verilog UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍U
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并 ...