搜索结果

找到约 22,015 项符合 四路抢答器 的查询结果

可编程逻辑 磁芯电感器的谐波失真分析

磁芯电感器的谐波失真分析 摘  要:简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB,从而降低总谐波失真THD的历史过程,分析了诸多因数对谐波测量的影响,提出了磁心性能的调控方向。 关键词:比损耗系数, 磁滞常数ηB ,直流偏置特性DC-Bias,总谐波失真THD  Analysis on THD of the fer rite co res u ...
https://www.eeworm.com/dl/kbcluoji/40429.html
下载: 164
查看: 1057

单片机开发 本文具体介绍了怎样利用Intel公司的8051单片机设计和实现一款低成本的可配置性的单路电话计费器。

本文具体介绍了怎样利用Intel公司的8051单片机设计和实现一款低成本的可配置性的单路电话计费器。
https://www.eeworm.com/dl/648/102043.html
下载: 133
查看: 1142

VHDL/FPGA/Verilog 设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 o

设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 output0 0 1 output1 1 0 output 2 1 1 output 3
https://www.eeworm.com/dl/663/102239.html
下载: 171
查看: 1712

*行业应用 四位二进制计数器与半加器

四位二进制计数器与半加器
https://www.eeworm.com/dl/631/119242.html
下载: 37
查看: 1083

VHDL/FPGA/Verilog VHDL的四选一选择器

VHDL的四选一选择器
https://www.eeworm.com/dl/663/122516.html
下载: 178
查看: 1044

Applet java的Applet 表达式解析器. 采用递归下隆解析法.可以进行四刚运算. 乘方,括号等正刚运算

java的Applet 表达式解析器. 采用递归下隆解析法.可以进行四刚运算. 乘方,括号等正刚运算
https://www.eeworm.com/dl/634/132448.html
下载: 111
查看: 1026

汇编语言 多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda

多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda
https://www.eeworm.com/dl/644/136890.html
下载: 149
查看: 1118

VHDL/FPGA/Verilog 可控m序列产生器我分成四个小模块来做

可控m序列产生器我分成四个小模块来做,M,M1,M2,M3分别对应为:m序列产生器、控制器、码长选择器、码速率选择器。
https://www.eeworm.com/dl/663/143687.html
下载: 42
查看: 1044

Internet/网络编程 VB 例程序讲解 、局域网聊天程序 二、可以换肤的窗体 三、richtext实现的文本编辑器 四、用OLE实现文件拖放 五、窗体卸载时弹出确认对话框 六、让控件大小随窗体改变而

VB 例程序讲解 、局域网聊天程序 二、可以换肤的窗体 三、richtext实现的文本编辑器 四、用OLE实现文件拖放 五、窗体卸载时弹出确认对话框 六、让控件大小随窗体改变而改变 七、拖动无标题栏窗体 八、在打开文件对话框中选择多文件 ...
https://www.eeworm.com/dl/620/144715.html
下载: 40
查看: 1075

VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
https://www.eeworm.com/dl/663/147618.html
下载: 135
查看: 2088