搜索结果
找到约 22,015 项符合
四路抢答器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 朋友
朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 ...
系统设计方案 基于网络的视频监控系统 随着时代的发展
基于网络的视频监控系统
随着时代的发展,人们对安全防范也越来越重视,而数字化视频监控系统在音视频录像、报警录像联动、硬盘存储、多画面显示等方面都有突出表现,因此在安防领域逐渐占有了一席之地。本文提出的基于网络的视频监控系统实现了对数字硬盘录像机的控制功能,其远程客户端软件可以同时播放四路具有高达Dl分 ...
书籍源码 100个经典vhdl编程实例
100个经典vhdl编程实例,
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数
第11例 七值逻辑线或分辨函数
第12例 转换函数
第13例 左移函数
第14例 七值逻辑程序包
第15例 四输入 ...
并行计算 数字系统设计这是有关的相关源代码
数字系统设计这是有关的相关源代码,有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使 BR> ... ...
VHDL/FPGA/Verilog 用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器
用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器,乘法器,除法器,多路选择器,二进制转BCD码,加法器,减法器等等。
VHDL/FPGA/Verilog 用vhdl语句描述4位等值比较器
用vhdl语句描述4位等值比较器,4选1多路选择器,8位奇偶校验电路功能
VHDL/FPGA/Verilog 在FPGA上
在FPGA上,实现了一个多功能数字抢答器,设置四个抢答按钮,及若干控制台按钮,有计分,抢答,重置,及时等功能
单片机编程 51程序抢答器
内容: 1、试验目的:了解按键的扫描原理
2、实现现象:同时按键抢答,先按的键有效,其他按键锁死 复位后重新开始抢答
3、硬件要求:按键 LED灯
源码 dsp4路pwm输出
通过dsp的epwm输出四路pwm波