搜索结果
找到约 22,589 项符合
四桥臂逆变器 的查询结果
matlab例程 试用时域最小平方误差准则（最小平方逆设计）设计一个具有四项系数的IIR DF的系统函数
试用时域最小平方误差准则（最小平方逆设计）设计一个具有四项系数的IIR DF的系统函数，使其在y(n)=[3,2,1]输入激励下，输出v(n)逼近d(n)=[2,0.2,0.05]。令v(-1)=v(-2)=0。求出v(n)的前8个样值与d(n)进行比较。用matlab实现了此要求。
多国语言处理 这是用汇编编制的一个四个人抢答器。他可以用软件模拟硬件。对初学者很有用！
这是用汇编编制的一个四个人抢答器。他可以用软件模拟硬件。对初学者很有用！
数值算法/人工智能 用VB实现解常微分方程组 包括定步长四阶龙格-库塔法、自适应变步长的龙格-库塔法、改进的中点法、外推法等
用VB实现解常微分方程组
包括定步长四阶龙格-库塔法、自适应变步长的龙格-库塔法、改进的中点法、外推法等
VHDL/FPGA/Verilog 可控m序列产生器我分成四个小模块来做
可控m序列产生器我分成四个小模块来做，M，M1，M2，M3分别对应为：m序列产生器、控制器、码长选择器、码速率选择器。
Internet/网络编程 VB 例程序讲解 、局域网聊天程序 二、可以换肤的窗体 三、richtext实现的文本编辑器 四、用OLE实现文件拖放 五、窗体卸载时弹出确认对话框 六、让控件大小随窗体改变而
VB 例程序讲解
、局域网聊天程序
二、可以换肤的窗体
三、richtext实现的文本编辑器
四、用OLE实现文件拖放
五、窗体卸载时弹出确认对话框
六、让控件大小随窗体改变而改变
七、拖动无标题栏窗体
八、在打开文件对话框中选择多文件 ...
VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器.
所用语言是Verilog HDL.
主要用在加法器的设计中。
其他书籍 第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章
第一章 8086程序设计
第二章 MCS-51程序设计
第三章 微机基本系统的设计
第四章 存贮器与接口
第五章 并行接口
第六章 计数器、定时器与接口
第七章 显示器与键盘接口
第八章 串行通信及接口
第九章 数模转换器和模数转换器接口 ...
数值算法/人工智能 提供了4种解常微分方程组的c++代码：定步长四阶龙格-库塔(Runge-Kutta)法(RK4->RKDUMP)； 自适应变步长的龙格-库塔(Runge-Kutta)法(RKQC->ODE
提供了4种解常微分方程组的c++代码：定步长四阶龙格-库塔(Runge-Kutta)法(RK4->RKDUMP)； 自适应变步长的龙格-库塔(Runge-Kutta)法(RKQC->ODEINT)； 改进的中点法(MMID)； 外推法(BSSTEP(RZEXTR(有理函数), PZEXTR(多项式))；
其他 目 录 实验 实验一：WAVE软件使用 实验二：常用指令的使用练习 实验三：循环程序 实验四：查表程序 实验五：数制转换程序 实验六 实用子程序：（编程器的使用） 实验七：中断/定时程
目 录
实验
实验一：WAVE软件使用
实验二：常用指令的使用练习
实验三：循环程序
实验四：查表程序
实验五：数制转换程序
实验六 实用子程序：（编程器的使用）
实验七：中断/定时程序
实验八：输入检测与输出显示程序
课设
一、课程设计目的和意义
二、实验电路系统的结构和使用方法
三、设计参考题目介绍和设计提示性思 ...
嵌入式/单片机编程 设计一个可容纳四组参赛的数字式抢答器
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出2—3s的音响。
设置犯规电路，对提前抢答和超时答题(例如 ...