搜索结果
找到约 1,796 项符合
噪声消除 的查询结果
按分类筛选
技术教程 抑制电子电路噪声的方法.rar
抑制电子电路噪声的方法，希望对大家有用，看看吧
其他文档 射频低噪声放大器的ADS设计
射频低噪声放大器的ADS设计:本文首先简要介绍了低噪声放大器设计的理论基础，并以2.1－2.4Ghz 低噪声放大器为例，详细阐述了如何利用Agilent 公司的ADS 软件进行分析和优化设计该电
学术论文 高噪声率下极值型中值滤波算法的改进
极值型中值滤波算法在高噪声率下的滤波效果不是很好，主要原因有以下两个：首先，滤波窗口中过多的噪声点会使窗口中的点在排序时产生中值偏移；其次是高噪声率环境下，可能序列中值本身就是是噪声点。对此，本文提出
学术论文 基于ARM的超声波电机速度位置控制系统研究
超声波电机(Ultrasonic motors，简称USM)是一种全新原理的直接驱动电机，它利用压电陶瓷逆压电效应激发的超声振动作为驱动力，通过定转子间的摩擦力来驱动转子运动。与传统的电磁电机相比，它具有低速大转矩、无电磁干扰、动作响应快、运行无噪声、无输入自锁等卓越特性，在非连续运动领域、精密控制领域比传统的电磁电机性 ...
学术论文 噪声环境下的语音识别性能研究
在变强噪音的情况下，语音识别的正确率会迅速下降；当噪声较强并且强度不断发生变化的时候，端点检测是一个难题；提出了两种方法保证噪声较强而且强度不断发生改变情况下的语音识别率：基于LPC距离的端点检测算法
学术论文 基于声卡的LabVIEW噪声采集与分析系统设计
设计出一个用计算机中的普通声卡，而不是专业的环保设备对环境噪声进行采集和分析的系统。它利用噪声的时间特性、数据库技术以及labVIEW平台编写程序，实现信号的采集和分析。能用离散傅立叶变换数据
学术论文 FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出 ...
行业应用文档 EMI噪声抑制与实战指南
很多人对EMI知识已经有所了解，但是缺乏实际电路的应用知识，本手册由村田制作所提供，对EMI噪声抑制电路进行了详细的描述，有很好的实践指导意义。
学术论文 应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...
测试测量 电源测量与分析入门手册
电源测量与分析入门手册
本入门手册将主要介绍如何使用示波器和专用软件进行开关电源设计测量。两个不同版本。都是中文的。
目录
简介
电源设计中的问题以及测量要求
示波器与电源测量
开关电源基础
准备进行电源测量
在一次采集中同时测量100 伏和100 毫伏电压
消除电压探头和电流探头之 ...