搜索结果

找到约 46,623 项符合 同步设计 的查询结果

无线通信 LTE基站误码率测试方法和测试平台设计

LTE基站误码率测试是基站射频测试中最为关键的测试项目之一,提出一种快速、高效的测试方法和测试架构。该方案采用基站射频板作为数据采集卡、完成上行链路的解调和模拟信号转换成I/Q数据功能,利用ADS、MATLAB搭建上行信道的同步、解码功能。测试表明该方案的测试精度达到 0.2dB,完全满足研发和生产中测试上行相关射频指 ...
https://www.eeworm.com/dl/510/36131.html
下载: 93
查看: 1176

无线通信 UHF读写器设计中的FM0解码技术

   针对UHF读写器设计中,在符合EPC Gen2标准的情况下,对标签返回的高速数据进行正确解码以达到正确读取标签的要求,提出了一种新的在ARM平台下采用边沿捕获统计定时器数判断数据的方法,并对FM0编码进行解码。与传统的使用定时器定时采样高低电平的FM0解码方法相比,该解码方法可以减少定时器定时误差累积的影 ...
https://www.eeworm.com/dl/510/36490.html
下载: 138
查看: 1039

技术书籍 无线通信FPGA设计_田耘

《无线通信FPGA设计》以Xilinx公司的FPGA开发平台为基础,综合FPGA和无线通信技术两个方向,通过大量的FPGA开发实例,较为详尽地描述了无线通信中常用模块的原理和实现流程,包括数字信号处理基础、数字滤波器、多速率信号处理、数字调制与解调、信道编码、系统同步、自适应滤波算法、最佳接收机,以及WCDMA系统的关键技术 ...
https://www.eeworm.com/dl/537/36794.html
下载: 188
查看: 1078

可编程逻辑 基于FPGA的无人机多路视频监控系统设计

为了能实时监控无人机的状态和提高无人机的安全可靠性,本设计利用FPGA高速率、丰富的片上资源和灵活的设计接口,设计了一套无人机多路监控系统。该监控系统具备了将处于无人机不同位置的摄像机所采集的视频信息,传送给地面站控制设备,并在同一台显示器上实现同步显示的功能。仿真结果表明,该系统可以很好的保证监控视频 ...
https://www.eeworm.com/dl/kbcluoji/39067.html
下载: 179
查看: 1035

可编程逻辑 Verilog HDL 数字设计教程(贺敬凯)

  Verilog HDL 数字设计教程【作者:贺敬凯;出版社:西安电子科技大学出版社】(本资料为ppt)   内容简介:介绍了Verilog HDL语言,状态机设计,仿真,还有好几个可综合设计的举例,除了常见的,还有空调控制器的设计,饮料自动售卖机的设计,AD采样控制电路等。   第1章 Verilog HDL数字设计综述   第2章 ...
https://www.eeworm.com/dl/kbcluoji/39197.html
下载: 93
查看: 1083

可编程逻辑 基于FPGA的全新数字化PCM中频解调器设计

为了对中频PCM信号进行直接解调,提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中,采用大规模的FPGA芯片对位帧同步器进行了融合,便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。 ...
https://www.eeworm.com/dl/kbcluoji/40042.html
下载: 124
查看: 1039

可编程逻辑 基于FPGA的恒温晶振频率校准系统的设计

为满足三维大地电磁勘探技术对多个采集站的同步需求,基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS,从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元,达到0.121 ns的测量分辨率,能对晶振分频信号与GPS秒脉冲信号的时间间隔进 ...
https://www.eeworm.com/dl/kbcluoji/40235.html
下载: 114
查看: 1064

可编程逻辑 华为 FPGA设计高级技巧Xilinx篇

  随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其 ...
https://www.eeworm.com/dl/kbcluoji/40252.html
下载: 51
查看: 1063

可编程逻辑 基于FPGA的光纤通信系统中帧同步头检测设计

 为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...
https://www.eeworm.com/dl/kbcluoji/40306.html
下载: 180
查看: 1061

可编程逻辑 DRAM内存模块的设计技术

第二部分:DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计......................................................................... ...
https://www.eeworm.com/dl/kbcluoji/40405.html
下载: 107
查看: 1034