搜索结果

找到约 66,362 项符合 可配置设计 的查询结果

Mentor HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。 ...
https://www.eeworm.com/dl/Mentor/21524.html
下载: 79
查看: 1065

教程资料 LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置 ...
https://www.eeworm.com/dl/fpga/doc/32661.html
下载: 43
查看: 1080

嵌入式综合 安全嵌入式操作系统的构建与配置

通过对嵌入式操作系统的安全性和ARINC653框架标准的研究,设计了一套构建方案,实现了可扩展的配置工具,引入了可预测性的安全检验机制,从而有效地通过ARINC653框架标准的安全性和可配置性设计,实现安全的嵌入式操作系统。
https://www.eeworm.com/dl/566/35813.html
下载: 111
查看: 1047

可编程逻辑 HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。 ...
https://www.eeworm.com/dl/kbcluoji/40140.html
下载: 112
查看: 1043

可编程逻辑 LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置 ...
https://www.eeworm.com/dl/kbcluoji/40251.html
下载: 128
查看: 1069

技术资料 Xilinx_FPGA设计权威指南_Vivado集成设计环境

经典FGPA学习书籍 Xilinx FPGA设计权威指南 Vivado集成设计环境全书共分8章,内容包括: Vivado设计导论、Vivado工程模式和非工程模式设计流程、Vivado调试流程、基于IP的嵌入式系统设计流程、Vivado HLS设计流程、System Generator设计流程、Vivado部分可重配置设计流程和Vivado高级设计技术。本书参考了Xilinx公司提供的V ...
https://www.eeworm.com/dl/835283.html
下载: 1
查看: 239

技术资料 嵌入式实时操作系统RTTHREAD的设计与实现

信息技术的飞速发展使得嵌入式实时操作系统的应用越来越广泛,从工业控制,航空电子,医疗应用到虚拟现实,消费电子,多媒体通信等众多领域,嵌入式实时操作系统在这些领域的前景极为广阔。同时,新的领域和应用对嵌入式实时操作系统提出了跟多要求,其中最主要的是:强实时,高可靠性,易扩展性。微内核因为其良好的兼容性 ...
https://www.eeworm.com/dl/837479.html
下载: 3
查看: 4413

技术书籍 模拟集成电路的分析与设计.rar

模拟ic设计经典的入门教程,分析很透彻,适合初学者进行系统的认识模拟电路的设计方法,对于有经验的工作者,也可当作设计参考
https://www.eeworm.com/dl/537/8394.html
下载: 143
查看: 1035

学术论文 基于FPGA的高速矩阵运算算法研究.rar

矩阵运算是描述许多工程问题中不可缺少的数学关系,矩阵运算具有执行效率好、速度快、集成度高等优点,并且随着动态可配置技术的发展,灵活性也有了很大的提高。因此,寻找矩阵运算的高速实现方法是具有很大的现实意义,能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性,本文主要针对某种体积小、运算 ...
https://www.eeworm.com/dl/514/9097.html
下载: 90
查看: 1322

学术论文 基于FPGA组的ASIC逻辑验证技术研究

随着ASIC设计规模的增长,功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求,基于FPGA组的原型验证方法能有效缩短系统的开发周期,可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长,单芯片已无法容纳整个设计,所以常常需要对设计进行逻辑分割 ...
https://www.eeworm.com/dl/514/9977.html
下载: 77
查看: 1068