搜索结果

找到约 66,362 项符合 可配置设计 的查询结果

VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考

VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
https://www.eeworm.com/dl/663/272029.html
下载: 122
查看: 1082

操作系统开发 操作系统课程设计(消息系统摸拟)完全版.可供运行学习使用

操作系统课程设计(消息系统摸拟)完全版.可供运行学习使用
https://www.eeworm.com/dl/531/272173.html
下载: 100
查看: 1043

VHDL/FPGA/Verilog 一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振

一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振
https://www.eeworm.com/dl/663/272280.html
下载: 36
查看: 1107

其他嵌入式/单片机内容 verilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形

verilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形
https://www.eeworm.com/dl/687/273586.html
下载: 123
查看: 1024

单片机开发 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、下载,得到实物。由于采用纯数字硬件设计制作,稳定性、可靠性远 ...
https://www.eeworm.com/dl/648/273696.html
下载: 191
查看: 1080

企业管理 财务软件:功能尚可,基于UML设计开发的delphi系统,文档齐全

财务软件:功能尚可,基于UML设计\开发的delphi系统,文档齐全
https://www.eeworm.com/dl/632/275357.html
下载: 199
查看: 1048

文章/文档 现场可编程逻辑器件设计的十条铁律

现场可编程逻辑器件设计的十条铁律,可以提高设计质量
https://www.eeworm.com/dl/652/276499.html
下载: 145
查看: 1032

其他数据库 一个优秀的售楼系统,可供毕业生毕业设计参考

一个优秀的售楼系统,可供毕业生毕业设计参考
https://www.eeworm.com/dl/645/279914.html
下载: 180
查看: 1024

matlab例程 Matlab可视化界面设计与控件使用源代码名称:exam 调试环境:Win XP;Matlab 6.5

Matlab可视化界面设计与控件使用源代码名称:exam 调试环境:Win XP;Matlab 6.5
https://www.eeworm.com/dl/665/281051.html
下载: 124
查看: 1077

数学计算 可利用该源码程序实现用频率抽样法设计FIR滤波器。

可利用该源码程序实现用频率抽样法设计FIR滤波器。
https://www.eeworm.com/dl/641/281153.html
下载: 170
查看: 1052