搜索结果
找到约 5,907 项符合
双端口 的查询结果
按分类筛选
- 全部分类
- 技术资料 (2958)
- 单片机开发 (372)
- 单片机编程 (242)
- 学术论文 (204)
- 其他 (145)
- Internet/网络编程 (135)
- Java编程 (84)
- 电源技术 (83)
- DSP编程 (72)
- VHDL/FPGA/Verilog (71)
- 串口编程 (70)
- 汇编语言 (65)
- matlab例程 (64)
- 嵌入式/单片机编程 (62)
- 驱动编程 (56)
- VIP专区 (56)
- 其他书籍 (51)
- Linux/Unix编程 (39)
- 模拟电子 (36)
- 其他嵌入式/单片机内容 (34)
- 微处理器开发 (33)
- USB编程 (32)
- Delphi控件源码 (32)
- 数学计算 (31)
- 通讯/手机编程 (30)
- 系统设计方案 (30)
- 数据结构 (29)
- 网络 (28)
- 通信网络 (27)
- 嵌入式综合 (27)
- 文章/文档 (27)
- 书籍源码 (23)
- 技术书籍 (22)
- 源码 (20)
- 教程资料 (19)
- 软件设计/软件工程 (19)
- 可编程逻辑 (18)
- VC书籍 (17)
- 无线通信 (16)
- 电子元器件应用 (16)
- 数值算法/人工智能 (15)
- 传感与控制 (14)
- 嵌入式Linux (14)
- 技术教程 (13)
- 测试测量 (13)
- 工控技术 (13)
- 文件格式 (13)
- 电子书籍 (12)
- 人工智能/神经网络 (12)
- 软件 (11)
- 通讯编程文档 (11)
- 开发工具 (10)
- VxWorks (10)
- Windows CE (10)
- 论文 (9)
- GPS编程 (9)
- 电路图 (8)
- 应用设计 (8)
- 电子技术 (8)
- 游戏 (8)
- 其他行业 (8)
- 中间件编程 (8)
- 教程 (7)
- 手册 (7)
- 行业应用文档 (7)
- 资料/手册 (7)
- 单片机相关 (7)
- Applet (7)
- 技术管理 (7)
- 交通/航空行业 (7)
- 书籍 (6)
- 接口技术 (6)
- 操作系统开发 (6)
- 压缩解压 (6)
- uCOS (6)
- 并口编程 (6)
- PCB相关 (5)
- 电路图 (5)
- 加密解密 (5)
- Matlab (5)
- 电机控制 (5)
- 手机短信编程 (5)
- Modem编程 (5)
- 编译器/解释器 (5)
- 其他 (4)
- 数据库系统 (4)
- 其他文档 (4)
- 教育系统应用 (4)
- 磁盘编程 (4)
- *行业应用 (4)
- Java书籍 (4)
- Symbian (4)
- 行业发展研究 (4)
- Jsp/Servlet (4)
- MTK (4)
- 经验 (3)
- 电子书籍 (3)
- C/C++语言编程 (3)
- 设计相关 (3)
- 开关电源 (3)
技术资料 免费分享给各位寻找TCP&UDP工具的道友
此款软件可实现多线程,多路ip端口,配合一个服务器UDP&TCP.
技术资料 瑞萨RL78/G13单片机教程+例程
瑞萨RL78/G13单片机例程,含端口、AD、IIC、PWM、UART、Timer等等
技术资料 io口模拟can时序
io口模拟can时序是51单片机利用IO端口模拟can总线时序的通信模式
技术资料 74LS298.pdf
英文描述: Quad 2-Port Register Multiplexer with Storage
中文描述: 四2端口复用器注册与存储
matlab例程 AC-DC-AC双pwm逆变器的Matlab/Simulink仿真源程序。包括两个电路:一个是50Hz三相 AC(PWM整流)->DC->50Hz三相AC(PWM逆变),驱动三相对称电阻负
AC-DC-AC双pwm逆变器的Matlab/Simulink仿真源程序。包括两个电路:一个是50Hz三相 AC(PWM整流)->DC->50Hz三相AC(PWM逆变),驱动三相对称电阻负载;一个是60Hz 三相AC(全波整流)->DC->50Hz三相AC(PWM逆变),驱动一个永磁同步电动机。(本源码基于王军(xiaohongchen@163.com)上载的double_pwm_inverter.mdl改进而来,适用于m ...
嵌入式/单片机编程 FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、
与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data)
为了实现正 ...