搜索结果
找到约 4,102 项符合
双核 的查询结果
按分类筛选
- 全部分类
- 技术资料 (18)
- 学术论文 (17)
- DSP编程 (10)
- 嵌入式综合 (8)
- 单片机编程 (7)
- VIP专区 (4)
- 可编程逻辑 (3)
- 教程资料 (2)
- 其他书籍 (2)
- 其他 (2)
- 嵌入式/单片机编程 (2)
- 模拟电子 (1)
- PCB相关 (1)
- ARM (1)
- 测试测量 (1)
- 数学计算 (1)
- 微处理器开发 (1)
- 人工智能/神经网络 (1)
- Linux/Unix编程 (1)
- 嵌入式Linux (1)
- matlab例程 (1)
- Internet/网络编程 (1)
- 并行计算 (1)
- uCOS (1)
- 软件设计/软件工程 (1)
- 其他嵌入式/单片机内容 (1)
- 技术书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 手册 (1)
- 软件 (1)
实用工具 nt6qdcd双系统启动菜单修复工具
双系统启动菜单修复工具
可编程逻辑 2013双面板制版流程
2013双面板制版流程
可编程逻辑 定制简单LED的IP核的设计源代码
定制简单LED的IP核的设计源代码
可编程逻辑 基于FPGA的GPIB接口IP核的研究与设计
基于FPGA的GPIB接口IP核的研究与设计
可编程逻辑 ISE新建工程及使用IP核步骤详解
ISE新建工程及使用IP核步骤详解
可编程逻辑 ISE_IP核创建教程及DDR3_ip核使用注意事项
ISE_IP核创建教程及DDR3_ip核使用注意事项
可编程逻辑 基于NiosII软核处理器的步进电机接口设计
    NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
...
可编程逻辑 基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...
可编程逻辑 基于Actel FPGA的双端口RAM设计
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题， ...
可编程逻辑 DRAM内存模块的设计技术
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计......................................................................... ...