搜索结果
找到约 5,547 项符合
双核架构 的查询结果
按分类筛选
教程资料 通用FPGA架构汇总
通用FPGA架构汇总
教程资料 ISE新建工程及使用IP核步骤详解
ISE新建工程及使用IP核步骤详解
教程资料 ISE_IP核创建教程及DDR3_ip核使用注意事项
ISE_IP核创建教程及DDR3_ip核使用注意事项
教程资料 基于NiosII软核处理器的步进电机接口设计
    NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
...
教程资料 基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...
教程资料 基于Actel FPGA的双端口RAM设计
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题， ...
通信网络 基于多核DSP的SDIF雷达信号分选算法实现
针对实际应用中电子战设备对雷达信号分选的实时性要求，在分析了序列差直方图算法和多核DSP任务并行模式的基础上，设计了基于TMS320C6678的八核DSP雷达信号分选电路，对密集的雷达信号进行分选。实验结果表明：该电路可对常规雷达信号实现快速分选，并且分选效果良好，系统可靠性高。
...
通信网络 RTL8192DU双频WiFi模块规格书
支持2T2R基带和2.4GHz/5GHz双频段； 模块化的设计，方便很多产品的集成应用；
通信网络 SPORT接口的双DSP系统数据通信设计
随着数字信号处理技术的数据量越来越大，双DSP系统将会越来越多的受到青睐。针对基于ADI的BF531双DSP系统的主从通信，设计了基于SPORT口的从硬件到软件的一整套通信机制，并对通信机制进行了优化。通过大量的运行测试，验证了这一系统能够满足任务同步，可靠性和实时性的要求，为同类设计提供了有益的参考。
...
通信网络 基于TLK2711的高速串行全双工通信协议研究
针对实时型相机对系统小型化、通用化及数据高速率可靠传输的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基础上，提出了高速串行全双工通信协议总体设计方案。文章以TLK2711为物理层、FPGA为链路层设计了高速串行全双工通信协议，对协议的实现进行了详细的描述。协议的在定制中力求做到了最简化，为 ...