搜索结果

找到约 19,239 项符合 双工器 的查询结果

学术论文 RS(255,223)译码器的FPGA实现及其性能测试

  本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...
https://www.eeworm.com/dl/514/9996.html
下载: 124
查看: 1112

学术论文 全并行Viterbi译码器的FPGA实现

  本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。  首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结构设计进行优化并利用FPGA实现 ...
https://www.eeworm.com/dl/514/10003.html
下载: 163
查看: 1184

学术论文 传输流复用器的FPGA建模与实现

数字电视近年来飞速发展,它最终取代模拟电视是一个必然趋势。可编程逻辑技术以及EDA技术的升温也带来了电子系统设计的巨大变革。本论文将迅速发展的FPGA技术应用于数字电视系统中,研究探讨了数字电视前端系统中的关键设备——传输流复用器的FPGA建模和实现,以及相关的关键技术。本论文首先介绍了数字电视的发展现状和前 ...
https://www.eeworm.com/dl/514/10018.html
下载: 35
查看: 1059

学术论文 基于FPGA的电路板光板测试机硬件设计与样机研制

  本文提出一种基于PC104嵌入式工业控制计算机与现场可编程门阵列(FPGA)的PCB测试机的硬件控制系统设计方案。方案中设计高效高压控制电路,实现测试电压与测试电流的精确数字控制。选用双高压电子开关形式代替高压模拟电子开关,大幅度提高测试电压。采用多电源方式在低控制电压下实现对高压电子开关的控制。设计高速信号 ...
https://www.eeworm.com/dl/514/10030.html
下载: 148
查看: 1054

学术论文 图象压缩系统中熵编解码器的FPGA设计及实现

随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研 ...
https://www.eeworm.com/dl/514/10040.html
下载: 29
查看: 1115

学术论文 基于FPGA的双自触发脉冲激光测距关键技术研究

激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手,重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR),通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器,而 ...
https://www.eeworm.com/dl/514/10045.html
下载: 56
查看: 1128

学术论文 基于FPGA实现高速专用数字下变频器

本论文首先描述了数字下变频基本理论和结构,对完成各级数字信号处理所涉及到的CORDIC、CIC、HB、DA、重采样等关键算法做了适当介绍;然后根据这些算法提出了基于FPGA实现的结构并进一步给出了性能分析;并且从数字下变频的系统层次上考虑了各模块彼此间的性能制约,从而选择合理配置、优化系统结构以获得模块间的性能均衡和系 ...
https://www.eeworm.com/dl/514/10047.html
下载: 137
查看: 1093

学术论文 数字相关器解调系统设计与FPGA实现

数字相关器是无线数字接收机的重要组成部分,它主要用于对中频数字化后的信号进行解调和同步,从而恢复出原始的基带数据.本文的重点是如何高效的实现无线通信接收系统中数字中频部分,主要研究如何对MSK信号进行正确、有效、实时的解调,其内容包括1.MSK信号简介及分析,研究其特征,以便有效的对其解调.2.对解调技术中涉及的重点 ...
https://www.eeworm.com/dl/514/10058.html
下载: 45
查看: 1041

学术论文 MIMO-GMC系统中Turbo译码器的设计及FPGA实现

Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流 ...
https://www.eeworm.com/dl/514/10063.html
下载: 126
查看: 1121

行业应用文档 采用带有收发器的全系列40-nm FPGA和ASIC实现创新设计

本文介绍带有收发器的全系列40-nmFPGA和ASIC,发挥前沿技术优势,在前一代创新基础上,解决下一代系统难题。
https://www.eeworm.com/dl/509/10106.html
下载: 82
查看: 1112