搜索结果
找到约 1,664 项符合
双向计数器 的查询结果
按分类筛选
单片机开发 利用AT89S51单片机来制作一个手动计数器
利用AT89S51单片机来制作一个手动计数器,在AT89S51单片机的P3.7管脚接一个轻触开关,作为手动计数的按钮,用单片机的P2.0-P2.7接一个共阴数码管,作为00-99计数的个位数显示,用单片机的P0.0-P0.7接一个共阴数码管,作为00-99计数的十位数显示. ...
单片机开发 利用汇编语言实现电子秒表模拟程序 掌握定时/计数器8253和中断的使用。
利用汇编语言实现电子秒表模拟程序
掌握定时/计数器8253和中断的使用。
Java编程 java的一个计数器的代码...是有关快速算法的
java的一个计数器的代码...是有关快速算法的
VHDL/FPGA/Verilog 十进制计数器
十进制计数器,一个非常使用的VHDL源代码
VHDL/FPGA/Verilog 1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹
1.6个数码管动态扫描显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模 ...
嵌入式/单片机编程 用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
VHDL/FPGA/Verilog 1.6个数码管静态显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个
1.6个数码管静态显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
单片机开发 在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍
在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍,同时,一些书籍介绍的方法在实际中无法使用,本文通过一个图象传感器的事例来详细说明INOUT口的设计方法,并提出一些与实际情况相符的仿真方法 ...