搜索结果
找到约 1,664 项符合
双向计数器 的查询结果
按分类筛选
其他 设计功能及要求 设计M=99的十进制加/减可逆计数器 （1）接通电源时电路能自启动； （2）手动分别实现加、减计数和自动实现加减可逆计数； （3）用数码管显示计数数值。 (4）给定元
设计功能及要求
设计M=99的十进制加/减可逆计数器
（1）接通电源时电路能自启动；
（2）手动分别实现加、减计数和自动实现加减可逆计数；
（3）用数码管显示计数数值。
(4）给定元件：74LS192、74LS00、74LS76、74LS48及LED。 ...
其他 数据结构中的另一实验:双向链表.学好计算机课程,从基础开始.
数据结构中的另一实验:双向链表.学好计算机课程,从基础开始.
VHDL/FPGA/Verilog 这是一个键盘防抖动的C程序。该防抖动程序采用计数器型
这是一个键盘防抖动的C程序。该防抖动程序采用计数器型，简单，稳定，省资源。
VHDL/FPGA/Verilog CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
单片机开发 频率计,最高20兆赫兹,采用一片单片机,外加计数器扩展记数范围.的上限值
频率计,最高20兆赫兹,采用一片单片机,外加计数器扩展记数范围.的上限值
嵌入式/单片机编程 gray码计数器 用于减少出错率 代码已经仿真 请放心下载
gray码计数器 用于减少出错率 代码已经仿真 请放心下载
VHDL/FPGA/Verilog 加减计数器
加减计数器，其实也没什么，想要就拿去了，给我拿别人的东西才重要
VHDL/FPGA/Verilog ＰＳ／２通讯协议是一种双向同步串行通讯协议。通讯的两端通过Ｃｌｏｃｋ（时钟脚）同步
ＰＳ／２通讯协议是一种双向同步串行通讯协议。通讯的两端通过Ｃｌｏｃｋ（时钟脚）同步，并通过Ｄａｔａ（数据脚）交换数据。任何一方如果想抑制另外一方通讯时，只需要把Ｃｌｏｃｋ（时钟脚）拉到低电平。一般两设备间传输数据的最大时钟频率是３３ｋＨｚ，大多数ＰＳ／２设备工作在１０～２０ｋＨｚ。推荐值在１５ｋＨｚ ...
汇编语言 这是一个铁板冲床计数器的ASM原代码。用来进行铁板冲压的计件。本源码控制变频器2394次中断三秒继续计数。
这是一个铁板冲床计数器的ASM原代码。用来进行铁板冲压的计件。本源码控制变频器2394次中断三秒继续计数。