搜索结果
找到约 5,113 项符合
双同步降压 的查询结果
实用工具 InSync V7[1].0.29 汉化破解版 (一款同步、备份软件)
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
实用工具 multisim10.0仿真软件破解版下载
multisim10.0仿真软件破解版下载:【软件介绍】
Multisim本是加拿大图像交互技术公司（Interactive Image Technoligics简称IIT公司)推出的以Windows为基础的仿真工具，被美国NI公司收购后，更名为NI Multisim ，而V10.0是其（即NI，National Instruments）最新推出的Multisim最新版本。
目前美国NI公司的EWB的包含有电 ...
可编程逻辑 2013双面板制版流程
2013双面板制版流程
可编程逻辑 使用Timequest约束和分析源同步电路
04_使用Timequest约束和分析源同步电路
可编程逻辑 基于Quartus II免费IP核的双端口RAM设计实例
QuartusII中利用免费IP核的设计
作者：雷达室
以设计双端口RAM为例说明。
Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
可编程逻辑 HDB3编解码器设计
HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和 ...
可编程逻辑 ORCAD与PADS同步详解
ORCAD与PADS同步详解
可编程逻辑 基于Actel FPGA的双端口RAM设计
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题， ...
可编程逻辑 基于FPGA的光纤通信系统中帧同步头检测设计
为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...
可编程逻辑 基于FPGA的新型高性能永磁同步电机驱动系统设计
为了研制高性能的全数字永磁同步电机驱动系统，本文提出了一种基于FPGA的单芯片驱动控制方案。它采用硬件模块化的现代EDA设计方法，使用VHDL硬件描述语言，实现了永磁同步电机矢量控制系统的设计。方案包括矢量变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等五部分。经过仿真和实验表明，系统具有良好的稳定 ...