搜索结果
找到约 16,179 项符合
双口RAM 的查询结果
按分类筛选
实用工具 串口调试助手V2.2
一个好用串口调试工具。
可编程逻辑 FPGA RS232串口通信实验源程序
经过测试的RS232和PC机通讯的串口通讯程序
可编程逻辑 2013双面板制版流程
2013双面板制版流程
可编程逻辑 7.4 基于IP CORE的BLOCK RAM设计修改稿
7.4 基于IP CORE的BLOCK RAM设计修改稿。
可编程逻辑 串口下载板Comm-B1电路图及焊接说明(ddb文件)
串口下载板Comm-B1电路图及焊接说明(ddb文件),含原理图、PCB图
可编程逻辑 PLB Block RAM(BRAM)接口控制器
基于RAM块的应用
可编程逻辑 EasyFPGA060 用户手册
EasyFPGA060是广州致远电子有限公司为FPGA初学者“量身定做”的一款真正用得起、高性能的FPGA开发套件,它在EasyFPGA030开发平台的基础上进行了改进,除了保留原产品的精巧,适用的风格外,对其资源进行了扩充,由原来的A3P030修改为A3P060,不仅资源翻了一番,还将拥有18Kbit RAM,1个PLL,AES加密等功能;由原来并口的下 ...
可编程逻辑 基于Actel FPGA的多串口扩展设计
基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度,小体积,低功耗,低系统成本,高安全性和可靠性的小容量FPGA—A3P030 进行设计,把若干接口电路的功能集成到A3P030 中,实现了三路以上的串口扩展。该设计灵活性高,可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART,波特率可以灵活设置。 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 ...