搜索结果

找到约 7,284 项符合 压缩域 的查询结果

按分类筛选

显示更多分类

技术资料 基于dsPIC30F4012的冰箱制冷压缩机控制器

·基于dsPIC30F4012的冰箱制冷压缩机控制器
https://www.eeworm.com/dl/933340.html
下载: 2
查看: 9640

技术资料 基于H.264的数字视频压缩图像质量的评价

·摘 要:针对H.264数字视频压缩标准,选用双刺激连续质量标度法完成了对受损程度不同的标准自然图像序列的主观评价,开发出了基于Visual C++的PSNR客观评价软件,实验表明用PSNR计算出的客观评价值与主观评价值具有较好的相关性.  ...
https://www.eeworm.com/dl/933661.html
下载: 10
查看: 8275

技术资料 期刊论文:基于DSP的JPEG静态图像压缩编码设计与实现

·期刊论文:基于DSP的JPEG静态图像压缩编码设计与实现
https://www.eeworm.com/dl/934041.html
下载: 9
查看: 3857

技术资料 期刊论文:视频压缩技术的后起之秀H.264

·期刊论文:视频压缩技术的后起之秀H.264
https://www.eeworm.com/dl/934051.html
下载: 5
查看: 5425

技术资料 期刊论文:无失真并行数据压缩的脉动阵列ASIC设计

·无失真并行数据压缩的脉动阵列ASIC设计
https://www.eeworm.com/dl/934098.html
下载: 4
查看: 2676

技术资料 期刊论文:视频压缩编码的新发展——H.264

·期刊论文:视频压缩编码的新发展——H.264
https://www.eeworm.com/dl/935150.html
下载: 2
查看: 519

技术资料 期刊论文:基于提升小波的SAR原始数据压缩算法

·期刊论文:基于提升小波的SAR原始数据压缩算法
https://www.eeworm.com/dl/935468.html
下载: 7
查看: 1871

技术资料 基于改进4-2压缩结构的32位浮点乘法器设计

· 摘要:  本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘.整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns ...
https://www.eeworm.com/dl/935531.html
下载: 4
查看: 260

技术资料 期刊论文:基于视差补偿预测的立体视频图像压缩编码

·期刊论文:基于视差补偿预测的立体视频图像压缩编码
https://www.eeworm.com/dl/936700.html
下载: 6
查看: 6885

技术资料 期刊论文:基于最优小波包基的电能质量扰动数据的压缩

·基于最优小波包基的电能质量扰动数据的压缩
https://www.eeworm.com/dl/936720.html
下载: 2
查看: 7340