搜索结果
找到约 40,997 项符合
压缩与编码 的查询结果
按分类筛选
教程资料 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...
通信网络 MIMO中继系统中预编码的级联算法
在两跳MIMO中继通信系统的预编码相关研究中，提出了一种级联预编码算法，该算法把两跳系统的预编码分解成两个独立的部分，从而把预编码问题转化成为求源节点到中继节点的预编码过程以及中继节点到目的节点的过程。本文使用MMSE准则，在简化迭代算法复杂度的同时，与一种只在中继节点进行联合优化的算法进行比较，由仿真可以 ...
通信网络 tcp ip协议详解 中文版PDF
很多不同的厂家生产各种型号的计算机，它们运行完全不同的操作系统，但TCP.IP协议族允许它们互相进行通信。这一点很让人感到吃惊，因为它的作用已远远超出了起初的设想。T C P / I P起源于6 0年代末美国政府资助的一个分组交换网络研究项目，到9 0年代已发展成为计算机之间最常应用的组网形式。它是一个真正的开放系统， ...
通信网络 H.264码流结构解析
MPEG（Moving Picture Experts Group）和VCEG（Video Coding Experts Group）已经联合开发了一个比早期研发的MPEG 和H.263 性能更好的视频压缩编码标准，这就是被命名为AVC（Advanced Video Coding），也被称为ITU-T H.264 建议和MPEG-4 的第10 部分的标准，简称为H.264/AVC 或H.264。这个国际标准已经与2003 年3 月正式被I ...
嵌入式综合 基于ARM11处理器的嵌入式视频处理终端设计与实现
基于ARM11的嵌入式视频处理终端设计
在研究了基于ARMl 1体系结构的Samsung$3C6410处理器的基
础上，给出了多格式视频编解码的使用方法和Windows CE下中断流
驱动的设计方法，为Windows CE操作系统下的图像采集和视频处理
的复杂控制提供了软件实现的方法；并以该处理器为核心，加上外部
存储器和USB摄像头等接口电路 ...
ARM 基于ARM11的视频监控系统设计
为了实现远程视频监控的功能，提出了一种基于ARM11和嵌入式Linux的远程视频服务器的方案。使用V4L2接口对数据进行采集，选择了具有很高压缩效率的H.264压缩标准，通过CPU内部集成的MFC模块实现对视频流的硬件压缩，在移植到系统的boa服务器上编写了CGI脚本响应远程客户端的响应。在客户端中，通过SDL和FFmpeg库提供的API接 ...
可编程逻辑 基于FPGA的无人机控制器设计与实现
根据无人机系统的控制特点，提出了一种基于FPGA的无人机控制器设计方案，并完成了该方案的软硬件设计。该方案将键盘扫描、AD采样、指令编码与显示和指令异步串行发送等功能模块集成到FPGA内部，简化了控制器硬件结构。实际应用表明，该无人机控制器具有指令群延时低、功能可扩展性强等优点，能够满足使用要求。
...
可编程逻辑 基于FPGA的34位串行编码信号设计与实现
    为实现某专用接口装置的接口功能检测，文中详细地介绍了一种34位串行码的编码方式，并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器，设计简洁、可靠。试验表明：该设计系统运行正常、稳定。
...
可编程逻辑 基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...