搜索结果
找到约 19,792 项符合
单板硬件测试 的查询结果
模拟电子 X波段低相噪跳频源的设计
结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。
...
模拟电子 5 Gsps高速数据采集系统的设计与实现
以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基 ...
模拟电子 RLC串联电路谐振特性的Multisim仿真
基于探索 RLC串联电路谐振特性仿真实验技术的目的，采用Multisim10仿真软件对RLC串联电路谐振特性进行了仿真实验测试，给出了几种Multisim仿真实验方案，介绍了谐振频率、上限频率、下限频率及品质因数的测试和计算方法，讨论了电阻大小对品质因数的影响。结论是仿真实验可直观形象地描述RLC串联电路的谐振特性，将电路的 ...
模拟电子 MILMEGA新款EMC测试放大器
2010年4月13日， 专业设计和制造固态高功率宽带放大器的MILMEGA公司于2010年亚太区电磁兼容(APEMC)国际学术大会及展览会期间宣布推出一款新的放大器产品。该款产品主要针对商用EMC测试IEC 61000-4-3 标准(覆盖频率范围为80 MHz～1 GHz)。MILMEGA的这一新产品将给EMC测试领域带来革命性的突破。 ...
模拟电子 基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...
模拟电子 AD9850信号发生器模块测试程序
AD9850信号发生器模块测试程序
PCB相关 台湾硬件工程师15年layout资料
台湾硬件工程师15年layout资料
PCB相关 设计实例2：MP3播放器硬件电路设计
MP3播放器硬件电路设计实例
PCB相关 Altium+designer+2013注册机（亲自测试可用）+Licenses
Altium+designer+2013注册机（亲自测试可用）+Licenses
PCB相关 PCB的可制造性与可测试性
PCB的可制造性与可测试性，很详细的pcb学习资料。