搜索结果

找到约 2,322 项符合 单位冲激响应 的查询结果

学术论文 基于FPGA的多通道DMA控制器的IP核设计.rar

当前,随着电子技术的飞速发展,智能化系统中需要传输的数据量日益增大,要求数据传送的速度也越来越快,传统的数据传输方式已无法满足目前的要求。在此前提下,采用高速数据传输技术成为必然,DMA(直接存储器访问)技术就是较理想的解决方案之一,能够满足信息处理实时性和准确性的要求。 本文以EDA工具、硬件描述语言和可 ...
https://www.eeworm.com/dl/514/9348.html
下载: 65
查看: 1104

学术论文 基于FPGA的PID控制器研究与实现.rar

基于微处理器的数字PID控制器改变了传统模拟PID控制器参数整定不灵活的问题。但是常规微处理器容易在环境恶劣的情况下出现程序跑飞的问题,如果实现PID软算法的微处理器因为强干扰或其他原因而出现故障,会引起输出值的大幅度变化或停止响应。而FPGA的应用可以从本质上解决这个问题。因此,利用FPGA开发技术,实现智能控制 ...
https://www.eeworm.com/dl/514/9365.html
下载: 170
查看: 1078

技术书籍 正激反激变压器设计.rar

截取的“孙启林”的新型开关电源的“磁性元件”的部分,其中有实例!如题!
https://www.eeworm.com/dl/537/9372.html
下载: 189
查看: 1041

学术论文 基于FPGA的精确时钟同步方法研究.rar

在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同 ...
https://www.eeworm.com/dl/514/9417.html
下载: 105
查看: 1121

行业应用文档 功率电感耦合及在开关电源上的应用

耦合电感的基本模型耦合电感的结构和参数耦合电感的参数测量正激多路输出变换器的耦合电感倍流整流电路的耦合电感 Cuk电路的耦合电感VRM电路的耦
https://www.eeworm.com/dl/509/9839.html
下载: 104
查看: 1055

行业应用文档 采用国半的PWM控制器提升高功率密度砖电源模块的性能

–越来越高的效率及功率密度的要求–输出电压必须越来越低,输出电流越来越高–可以支持预偏压操作–快速的瞬态响应
https://www.eeworm.com/dl/509/9841.html
下载: 21
查看: 1054

学术论文 FPGA的测试

随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要,FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性,应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试,确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题,以XilinxXC4000E系列FPGA为主要的研究对 ...
https://www.eeworm.com/dl/514/9968.html
下载: 140
查看: 1024

学术论文 双信号快速测频技术及FPGA实现

建立在数据率转换技术之上的宽带数字侦察接收机要求能够实现高截获概率、高灵敏度、近乎实时的信号处理能力。双信号数据率转换技术是宽带数字侦察接收机关键技术之一,是解决宽带数字接收机中前端高速ADC采样的高速数据流与后端DSP处理速度之间瓶颈问题的可行方案。测频技术以及带通滤波,即宽带数字下变频技术,是实现数据 ...
https://www.eeworm.com/dl/514/9970.html
下载: 62
查看: 1079

学术论文 基于FPGA的高速采样自适应滤波系统的研究

自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展,数字系统功能越来越强大,对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点,提出了一种基于DSP Builder系统建模的设计方法。以 ...
https://www.eeworm.com/dl/514/9973.html
下载: 142
查看: 1080

学术论文 基于FPGA组的ASIC逻辑验证技术研究

随着ASIC设计规模的增长,功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求,基于FPGA组的原型验证方法能有效缩短系统的开发周期,可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长,单芯片已无法容纳整个设计,所以常常需要对设计进行逻辑分割 ...
https://www.eeworm.com/dl/514/9977.html
下载: 77
查看: 1068