搜索结果
找到约 5,358 项符合
半周相移 的查询结果
其他嵌入式/单片机内容 台灣工業局半導體學院人才培訓課程 嵌入式系統軟體的教學文檔
台灣工業局半導體學院人才培訓課程 嵌入式系統軟體的教學文檔，內容豐富，有251頁，若能全部看完的人，必能成為強人。
嵌入式Linux ucos在ARM7系列cpu上的移值代码
ucos在ARM7系列cpu上的移值代码，主要修改了3个文件。
其他 文学网采用飞翔网的内核和界面作了较大程度的修改和美化 主要功能有： 1、界面美化 2、增加网文周榜和推荐作品 3、增加每个栏目图片和栏目的导读 4、增加推荐作品和会员文集 5、增加会员个人管理中心 6
文学网采用飞翔网的内核和界面作了较大程度的修改和美化 主要功能有： 1、界面美化 2、增加网文周榜和推荐作品 3、增加每个栏目图片和栏目的导读 4、增加推荐作品和会员文集 5、增加会员个人管理中心 6、增加站内短信功能 7、增加个人文集名称和简介功能 8、编辑管理和个人管理结合 9、防SQL注入 ...
单片机开发 本程序压缩和解压缩WAV16BIT ADPCM 文件 原程序,可以移到任何硬件平台 使用 本程序在PC和32位单片机系统运行良好
本程序压缩和解压缩WAV16BIT ADPCM 文件 原程序,可以移到任何硬件平台 使用 本程序在PC和32位单片机系统运行良好
嵌入式/单片机编程 二相步进电机驱动芯片TA8435H及其应用
二相步进电机驱动芯片TA8435H及其应用
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
VHDL/FPGA/Verilog 8位相 加乘法器
8位相 加乘法器，具有高速，占用资源较少的优点
USB编程 这个程序是本人对周立功的ARM 2200实验板开发的USB固件程序的第一部分
这个程序是本人对周立功的ARM 2200实验板开发的USB固件程序的第一部分，已能实现对USB的枚举，PC能识别USB设备了！其余的功能各位可以自行增加！
VHDL/FPGA/Verilog 基于CPLD-FPGA的半整数分频器的设计
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA