搜索：动态编程 - 虫虫下载站

教程资料  1.1可编程逻辑器件概述

1.1可编程逻辑器件概述

https://www.eeworm.com/dl/fpga/doc/32055.html

下载: 133

查看: 1089

教程资料  可编程逻辑器件指南

可编程逻辑器件入门指导

https://www.eeworm.com/dl/fpga/doc/32073.html

下载: 172

查看: 1129

教程资料  可编程控制器讲义－－电磁阀的结构

可编程控制器讲义

https://www.eeworm.com/dl/fpga/doc/32243.html

下载: 148

查看: 1040

教程资料  Verilog_HDL的基本语法详解（夏宇闻版）

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...

https://www.eeworm.com/dl/fpga/doc/32314.html

下载: 115

查看: 1100

教程资料  基于FPGA部分动态可重构的信号解调系统的实现

&nbsp;&nbsp;&nbsp; 针对调制样式在不同环境下的变化，采用了FPGA部分动态可重构的新方法，通过对不同调制样式信号的解调模块的动态加载，来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性，并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点，可 ...

https://www.eeworm.com/dl/fpga/doc/32509.html

下载: 156

查看: 1164

教程资料  基于动态可重构FPGA的容错技术研究

针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。 ...

https://www.eeworm.com/dl/fpga/doc/32551.html

下载: 52

查看: 1143

教程资料  XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

&nbsp; 一些应用利用 Xilinx FPGA 在每次启动时可改变配置的能力，根据所需来改变 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的设计修订 (Design Revisioning) 功能，允许用户在单个PROM 中将多种配置存储为不同的修订版本，从而简化了 FPGA 配置更改。在 FPGA 内部加入少量的逻辑，用户就能在 PROM 中存储的多 ...

https://www.eeworm.com/dl/fpga/doc/32628.html

下载: 47

查看: 1074

教程资料  WP370 -采用智能时钟门控技术降低动态开关功耗

&nbsp; 　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex&reg;-6 和 Spartan&reg;-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...

https://www.eeworm.com/dl/fpga/doc/32629.html

下载: 86

查看: 1058

教程资料  XAPP058 -利用嵌入式微控制器实现Xilinx系统编程

&nbsp; Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设 ...

https://www.eeworm.com/dl/fpga/doc/32633.html

下载: 26

查看: 1174

教程资料  可重配置PLL使用手册

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。 ...

https://www.eeworm.com/dl/fpga/doc/32683.html

下载: 173

查看: 1076

搜索结果

按分类筛选