搜索结果

找到约 8,308 项符合 动态时钟 的查询结果

单片机编程 单片机应用技术选编11

单片机应用技术选编(11) 目录   第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1.6 片上系统的总线结构发展现状及前景(27) 1.7 SoC&mdas ...
https://www.eeworm.com/dl/502/31586.html
下载: 40
查看: 1245

单片机编程 单片机应用技术选编9

单片机应用技术选编(9) 目录 第一章 专题论述1.1 集成电路进入片上系统时代(2)1.2 系统集成芯片综述(10)1.3 Java嵌入技术综述(18)1.4 Java的线程机制(23)1.5 嵌入式系统中的JTAG接口编程技术(29)1.6 EPAC器件技术概述及应用(37)1.7 VHDL设计中电路简化问题的探讨(42)1.8 8031芯片主要模块的VHDL描述与仿真(48)1.9 ISP技术在 ...
https://www.eeworm.com/dl/502/31589.html
下载: 185
查看: 1174

单片机编程 LED显示屏动态显示及程序

实现动态显示效果的方法和以上几种基本类似,这里以滚动显示为例作一说明。对于需要滚动的文字,可以将其设置为位图格式,暂存于内存中,然后利用VC 提供的位图拷贝函数BitBlt将位图复制到显示位置。对于特殊字符或图形,则可以直接利用BitBlt函数调用到显示位置。然后在类CLEDDlg的 OnTimer函数中调用该函数,以实现文字的 ...
https://www.eeworm.com/dl/502/31656.html
下载: 188
查看: 1068

单片机编程 单片机应用系统抗干扰技术

单片机应用系统抗干扰技术:第1章 电磁干扰控制基础. 1.1 电磁干扰的基本概念1 1.1.1 噪声与干扰1 1.1.2 电磁干扰的形成因素2 1.1.3 干扰的分类2 1.2 电磁兼容性3 1.2.1 电磁兼容性定义3 1.2.2 电磁兼容性设计3 1.2.3 电磁兼容性常用术语4 1.2.4 电磁兼容性标准6 1.3 差模干扰和共模干扰8 1.3.1 差模干扰8 1.3 ...
https://www.eeworm.com/dl/502/31734.html
下载: 191
查看: 1104

教程资料 FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟!
https://www.eeworm.com/dl/fpga/doc/32111.html
下载: 60
查看: 1035

教程资料 FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)
https://www.eeworm.com/dl/fpga/doc/32355.html
下载: 193
查看: 1252

教程资料 基于FPGA部分动态可重构的信号解调系统的实现

    针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可 ...
https://www.eeworm.com/dl/fpga/doc/32509.html
下载: 156
查看: 1164

教程资料 基于动态可重构FPGA的容错技术研究

针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。 ...
https://www.eeworm.com/dl/fpga/doc/32551.html
下载: 52
查看: 1143

教程资料 基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
https://www.eeworm.com/dl/fpga/doc/32648.html
下载: 85
查看: 1065

教程资料 Xilinx FPGA全局时钟资源的使用方法

目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 ...
https://www.eeworm.com/dl/fpga/doc/32677.html
下载: 44
查看: 1164