搜索结果

找到约 4,982 项符合 加法器 的查询结果

其他 LPC2200的片外FLASH的分散加载例子,嵌入式程序!

LPC2200的片外FLASH的分散加载例子,嵌入式程序!
https://www.eeworm.com/dl/534/167420.html
下载: 27
查看: 1112

VHDL/FPGA/Verilog 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
https://www.eeworm.com/dl/663/167451.html
下载: 163
查看: 1056

其他 数字信号处理Matlab演示文件,其中各个文件加放置了不同的matlab子文件

数字信号处理Matlab演示文件,其中各个文件加放置了不同的matlab子文件
https://www.eeworm.com/dl/534/167466.html
下载: 89
查看: 1028

嵌入式Linux 本文详细地介绍了基于嵌入式系统中的 OS 启动加载程序 ―― Boot Loader 的概念、软件设计的主要任务以及结构框架等内容。

本文详细地介绍了基于嵌入式系统中的 OS 启动加载程序 ―― Boot Loader 的概念、软件设计的主要任务以及结构框架等内容。
https://www.eeworm.com/dl/653/168329.html
下载: 160
查看: 1053

数学计算 加减乘除24,java的GUI界面,输入的数字在1-13的范围内,产生的结果中已去除了冗余的结果,并统计产生结果的个数.

加减乘除24,java的GUI界面,输入的数字在1-13的范围内,产生的结果中已去除了冗余的结果,并统计产生结果的个数.
https://www.eeworm.com/dl/641/168477.html
下载: 21
查看: 1050

加密解密 java的加解密码功能。可以实现大多数算法。

java的加解密码功能。可以实现大多数算法。
https://www.eeworm.com/dl/519/168671.html
下载: 187
查看: 1029

VHDL/FPGA/Verilog 本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.

本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.
https://www.eeworm.com/dl/663/168700.html
下载: 172
查看: 1140

文章/文档 加减速电路,理论分析,指导性文档.电机设计者有价值参考!

加减速电路,理论分析,指导性文档.电机设计者有价值参考!
https://www.eeworm.com/dl/652/168906.html
下载: 62
查看: 1090

加密解密 这是一个DES加解密的C程序。其中实现了一重DES、三重DES、DES的两种工作模式:ECB和CBC。

这是一个DES加解密的C程序。其中实现了一重DES、三重DES、DES的两种工作模式:ECB和CBC。
https://www.eeworm.com/dl/519/169278.html
下载: 79
查看: 1457

软件工程 数字图像处理讲义加代码 教程

数字图像处理讲义加代码 教程
https://www.eeworm.com/dl/540/169666.html
下载: 141
查看: 1033