搜索结果

找到约 468 项符合 加权DAC 的查询结果

论文 权电容DAC

由于数字电子技术的迅速发展,尤其是计算机在自动控制、自动检测以及许多其他领域的广泛应用,D/A和A/D转换器显得越来越重要,成为现代通讯不可缺少的部件。权电容阵列式DAC 的特点是电路结构简单、功耗低,因此得到了广泛的应用。为了提高效率、降低芯片面积, 权电容 DAC 可划分为并联结构、C2C 结构,以及分裂结构。权 ...
https://www.eeworm.com/dl/514723.html
下载: 2
查看: 85

技术资料 加权l2范数实现双基地MIMO雷达稀疏目标定位

加权l2范数实现双基地MIMO雷达稀疏目标定位这是一份非常不错的资料,欢迎下载,希望对您有帮助!
https://www.eeworm.com/dl/744845.html
下载: 2
查看: 9103

技术资料 FPGA设计中DAC控制的Verilog实现

该文档为FPGA设计中DAC控制的Verilog实现资料,讲解的还不错,感兴趣的可以下载看看…………………………
https://www.eeworm.com/dl/745348.html
下载: 10
查看: 8394

技术资料 FPGA设计中DAC控制的Verilog实现修订稿

该文档为FPGA设计中DAC控制的Verilog实现修订稿资料,讲解的还不错,感兴趣的可以下载看看…………………………
https://www.eeworm.com/dl/745479.html
下载: 5
查看: 411

技术资料 LTC2756 18位乘法串行输入电流输出数模转换器DAC模块ALTIUM原理图+PCB文件

LTC2756 18位乘法串行输入电流输出数模转换器DAC模块ALTIUM原理图+PCB文件,硬件4层板设计,大小为66mmx39mm,ALTIUM设计的工程文件,包括完整的原理图和PCB文件,可以做为你的设计参考。 原理图器件列表: Library Component Count : 14 Name                Description ------ ...
https://www.eeworm.com/dl/747790.html
下载: 4
查看: 854

技术资料 AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.

AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
https://www.eeworm.com/dl/828906.html
下载: 1
查看: 2576

技术资料 DAC无法输出0V的问题分析解决

该问题由某客户提出,发生在STM32F100R8T6器件上。据其工程师讲述:在使用 STM32F100 的DAC时,不管如何设置输出的值,最低只能输出到63mV,无法输出0V,而63mV 的电压经过他的放大电路,对产品的性能产生较大的影响。故其工程师询问是否有办法可以输出0V? ...
https://www.eeworm.com/dl/830011.html
下载: 5
查看: 9965

技术资料 STM32 F1系列 DAC的示例详解

基于学习的目的,详细讲解关于Cube库中的DAC的功能。本次介绍DAC。
https://www.eeworm.com/dl/830035.html
下载: 6
查看: 2708

技术资料 同源多传感器加权数据融合算法的研究

在工业应用中常用一组传感器对问一个被测量目标在一个过程的不同位置进行测量,然而由于每个传感器位于过程的不同位置,它们将不问程度的受到嗓声的干扰,为了从被嗓声干扰的多传感器测量值中获得更准确的测量结果,霱要进“步研究多传感器的融合理论多传感器数据融合系统的关键在于如何充分利用各个传感器的信息,得到对被 ...
https://www.eeworm.com/dl/831128.html
下载: 1
查看: 1322

技术资料 STM32F4 PWM-DAC实验例程

STM32F4 PWM-DAC实验例程,有需要的可以参考!
https://www.eeworm.com/dl/832578.html
下载: 3
查看: 6484