搜索结果
找到约 10,476 项符合
分频功率 的查询结果
按分类筛选
VHDL/FPGA/Verilog VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符
VHDL程序来让蜂鸣器发出音乐的声音
这种电路设计要分好几个模块
主要思路是用ROM记录乐谱
然后用分频器分频
还有就是用计数器读取乐谱
另外还可以扩展 使其显示音符
这是一个做好了的 就是ROM没填谱
VHDL/FPGA/Verilog 教你用各种方法实现分频
教你用各种方法实现分频，实现良好的时序。个你的RTL开发增加经验
VHDL/FPGA/Verilog 可以产生任意分频,任意占空比的程序
可以产生任意分频,任意占空比的程序，适合初学者
嵌入式/单片机编程 自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA；
通过了仿真、运行。时间可以设置为随意的两位数.
其他 基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
基于VDHL的38译码器的实现与58分频器的实现
FPGA主芯片：CycloneII EP2C35F672C6
VHDL/FPGA/Verilog 分频器 8分频器 50 已经测试 可以用 代码可更改
分频器 8分频器 50 已经测试 可以用 代码可更改
VHDL/FPGA/Verilog 分频系数为8
分频系数为8，分频输出信号占空比为50 的分频器
其他 IP 分频器 可以通过输入参数而自动调整分频数
IP 分频器
可以通过输入参数而自动调整分频数
其他 该程序是用VHDL语言实现的时钟分频程序
该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。
VHDL/FPGA/Verilog 5/8分频器
5/8分频器，实现分频功能，受外部周期信号激励的震荡，其频率恰为激励信号频率的纯分数，都叫做分频。