搜索结果
找到约 89 项符合
分组码 的查询结果
按分类筛选
技术资料 基于FPGA的卷积编码和维特比译码的研究与实现.rar
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了 ...
技术资料 基于FPGA的卷积编码和维特比译码
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了 ...
学术论文 RS编译码的FPGA实现
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试，并给 ...
技术资料 RS编译码的FPGA实现.rar
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试，并给 ...
技术资料 RS编译码的FPGA实现
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试，并给 ...
技术资料 低密度奇偶校验码编译码器的FPGA实现.rar
低密度奇偶校验(LDPC)码是由Gallager于1962年提出的一种基于稀疏校验矩阵的线性分组码，具有逼近香农限的良好译码性能。目前LDPC已被多家通信公司定为第四代移动通信手机中的纠错编码方案，因此LDPC码编译码器的硬件实现已成为纠错编码领域研究的热点问题之一。本文从理论研究和硬件实现两个方面对LDPC码进行了深入研究，并 ...
技术资料 群变换构成的多种BCH纠错码的研究和基于FPGA的实现.rar
通信的目的是要把对方不知道的消息即时可靠地(有时还要秘密地)传送给对方。当信道中存在干扰，可能使发送的消息出错。数字通信中，通常使用纠错码技术来进行差错控制，这样可以提高数据传输的可靠性。 BCH码就是一种应用广泛的能纠正多重错误的分组码，具有极佳的纠错性能，是3G业务的重要编码技术。本文对BCH码的原理进行 ...
技术资料 群变换构成的多种BCH纠错码的研究
通信的目的是要把对方不知道的消息即时可靠地(有时还要秘密地)传送给对方。当信道中存在干扰，可能使发送的消息出错。数字通信中，通常使用纠错码技术来进行差错控制，这样可以提高数据传输的可靠性。 BCH码就是一种应用广泛的能纠正多重错误的分组码，具有极佳的纠错性能，是3G业务的重要编码技术。本文对BCH码的原理进行 ...
学术论文 LDPC编码算法研究及其FPGA实现.rar
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分 ...
学术论文 Turbo乘积码的译码算法及FPGA实现
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器 ...