搜索结果
找到约 25,003 项符合
分线器 的查询结果
按分类筛选
单片机开发 本文件是LED灯闪硕实验程序；LED灯每隔1秒亮1秒 将跳线器JP4短接 使用外22.1184MHz晶振.
本文件是LED灯闪硕实验程序；LED灯每隔1秒亮1秒 将跳线器JP4短接 使用外22.1184MHz晶振.
多国语言处理 lucene.net 2.0的中文分词器
lucene.net 2.0的中文分词器，采用最大向前匹配算法，附上源代码和lucene.net.dll，希望这方面有兴趣的互相交流一下。
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
中间件编程 使用verilog编写分频器
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频
其他 任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
任意整数分频器的vhdl源程序,放心使用.
无版权问题,欢迎copy.
VHDL/FPGA/Verilog 分频器
分频器，自己尝试编辑的，20和40分频，可以
嵌入式/单片机编程 基于fpga和sopc的用VHDL语言编写的EDA数控分频器
基于fpga和sopc的用VHDL语言编写的EDA数控分频器
VHDL/FPGA/Verilog 基于vhdl的数控分频器设计的源代码及仿真
基于vhdl的数控分频器设计的源代码及仿真
VHDL/FPGA/Verilog VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器
VHDL经典案例源码
有至少20个经典案例,如:自动售货机,分频器
VHDL/FPGA/Verilog 一个简单的分频器代码,可以套用来作其他频率的分频
一个简单的分频器代码,可以套用来作其他频率的分频