搜索结果
找到约 18,202 项符合
分类器 的查询结果
按分类筛选
- 全部分类
- 人工智能/神经网络 (135)
- matlab例程 (47)
- 其他 (29)
- 技术资料 (27)
- 单片机编程 (23)
- 学术论文 (11)
- 数学计算 (9)
- 数值算法/人工智能 (9)
- Java编程 (8)
- 多国语言处理 (8)
- 文章/文档 (6)
- 源码 (6)
- 模拟电子 (4)
- 软件设计/软件工程 (4)
- 系统设计方案 (4)
- 技术教程 (4)
- 电源技术 (3)
- Linux/Unix编程 (3)
- Internet/网络编程 (3)
- 汇编语言 (3)
- VC书籍 (3)
- 数据库系统 (3)
- 其他书籍 (3)
- Matlab (3)
- VIP专区 (3)
- 传感与控制 (2)
- 开发工具 (2)
- 文件格式 (2)
- SCSI/ASPI (2)
- 企业管理 (2)
- 编辑器/阅读器 (2)
- Jsp/Servlet (2)
- Applet (2)
- 技术书籍 (1)
- PCB相关 (1)
- 通信网络 (1)
- 无线通信 (1)
- 机械电子 (1)
- 实用工具 (1)
- 可编程逻辑 (1)
- 工控技术 (1)
- 测试测量 (1)
- 数据结构 (1)
- 电子政务应用 (1)
- 邮电通讯系统 (1)
- 其他行业 (1)
- 生物技术 (1)
- 百货/超市行业 (1)
- SQL Server (1)
- 书籍源码 (1)
- 中间件编程 (1)
- OA系统 (1)
- 游戏 (1)
- 通讯编程文档 (1)
- 软件工程 (1)
- 嵌入式/单片机编程 (1)
- 家庭/个人应用 (1)
- 教材/考试/认证 (1)
- 其他文档 (1)
- 笔记 (1)
- 软件 (1)
- 精品软件 (1)
学术论文 高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在 ...
开发工具 adf4350寄存器配置软件
一个很好用的adf4350寄存器配置软件,省却了您繁琐的计算寄存器值的时间
学术论文 基于FPGA技术的星载高速复接器设计
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度 ...
其他文档 变频器矢量控制及PID控制
变频器矢量控制及PID控制变频器矢量控制及PID控制
学术论文 (2,1,9)软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了Viterbi算法的原理, ...
学术论文 卷积码在CDMA2000中的应用及其译码器FPGA实现
数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准 ...
学术论文 数字复接器的FPGA设计与实现
该文首先分析了线路码的一般问题;其次分析了正码速调整的基本原理及所涉及的一般问题,并说明了用FPGA进行电路设计的一般方法;最后分析了该系统所产生的抖动,如抖动的产生,分类以及如何减小抖动等,并对该课题所产生的两类抖动即正码速调整引入的侯时抖动和平滑锁相环引入的抖动进行了分析,并用Matlab仿真工具对锁相环的抖动 ...
Windows编程 C#音乐播放器源代码
用c#编写的 音乐播放器播放源码 能实现基本本地音乐的播放功能-Written with c# music player, the local source to achieve basic music playback
学术论文 参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不 ...