搜索结果
找到约 21,301 项符合
分时操作系统 的查询结果
VHDL/FPGA/Verilog 本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:
1. 正确显示年、月、日
2. 正确显示时、分、秒
3. 具有校时,整点报时和秒表功能
4. 进行系统模拟仿真和下载编程实验,验证系统的正确性
其他 这个程序是利用时域有限差分方法求多层介质中的电场分布的
这个程序是利用时域有限差分方法求多层介质中的电场分布的
数学计算 采用FDTD时域有限差分法计算电磁波的传播问题等。
采用FDTD时域有限差分法计算电磁波的传播问题等。
VHDL/FPGA/Verilog 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能
本文设计的数字钟具有以下特点:
1、具有时、分、秒计数显示功能，以二十四小时循环计时。
2、具有清零，调节小时，分钟的功能。
3、具有整点报时同时LED灯花样显示的功能。
VHDL/FPGA/Verilog (1)具有时、分、秒计数显示功能
(1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。
（2）可以根据需要设置复位、清零、置位等功能。
文章/文档 该数字闹钟包括以下几个组成部分: (1) 显示屏,由6个七段数码管组成,用于显示当前时间(时 分 秒)或设置的闹钟时间 (2) KEY键:用于输入新的时间或新的闹钟时间时,对每位输入数字的确认 (3)
该数字闹钟包括以下几个组成部分: (1) 显示屏,由6个七段数码管组成,用于显示当前时间(时 分 秒)或设置的闹钟时间 (2) KEY键:用于输入新的时间或新的闹钟时间时,对每位输入数字的确认 (3) TIME(时间)键,用于确定新的时间设置 (4) ALARM(闹钟)键,用于确定新的闹钟时间设置,或显示已设置的闹钟时间 (5) 扬声器,在当前时钟时间 ...
汇编语言 初级学员的程序_对分查找,可以在计算时进行使用.
初级学员的程序_对分查找,可以在计算时进行使用.
matlab例程 介绍了时域有限差分(FDTD)法的基本原理,推导了二维TM模Yee算法的FDFD表达式,并结合算例阐述了基于MATLAB编程的基本方法
介绍了时域有限差分(FDTD)法的基本原理,推导了二维TM模Yee算法的FDFD表达式,并结合算例阐述了基于MATLAB编程的基本方法
系统设计方案 设计一个能显示时、分、秒的简易数字钟,具有时间调整功能
设计一个能显示时、分、秒的简易数字钟,具有时间调整功能，利用GW48－PK2系统上的数码管显示时间，调整时间用的按键也使用GW48－PK2系统上的按键。