搜索结果
找到约 16,508 项符合
出租车计费器 的查询结果
按分类筛选
教程资料 基于cpld的hdb3编码器
基于cpld的hdb3编码器\r\n
教程资料 介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
教程资料 用Verilog实现基于FPGA的通用分频器
用Verilog实现基于FPGA的通用分频器
教程资料 一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
教程资料 使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankReg ...
教程资料 分频器 FPGA程序设计 二分频
分频器 FPGA程序设计 二分频 对硬件设计有很大用处\r\n
教程资料 采用FPGA模拟高动态GPS信号源中的C/A码产生器
本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
教程资料 基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。
教程资料 用CPLD控制曼彻斯特编解码器
用CPLD控制曼彻斯特编解码器,很详细的文字说明。
教程资料 一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法,详细分析了设计原理并给出了相应的仿真结果.这种设计方法已在我们研制的GPS,GLONASS兼容机中得到实际应用。