搜索结果
找到约 58,858 项符合
减振器设计 的查询结果
Java编程 利用jtable,设计属性编辑器程序设计实例。包括jtabe 编辑风格自定义
利用jtable,设计属性编辑器程序设计实例。包括jtabe 编辑风格自定义,数据显示自定义等。
其他书籍 PSpice一本很好的教程。Pspice仿真器是一个全功能的模拟和混合信号仿真器,它支持从高频系统到低功耗IC设计的任何电路。
PSpice一本很好的教程。Pspice仿真器是一个全功能的模拟和混合信号仿真器,它支持从高频系统到低功耗IC设计的任何电路。
VHDL/FPGA/Verilog 该程序实现的N位全减器
该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。
Delphi控件源码 功能和DELPHI的窗体设计器相同的控件
功能和DELPHI的窗体设计器相同的控件,可让你的程序在运行时设计窗体。
解压后有个FormDesigner.bpl,将它add到component中,编译的时候,请将lib路径加上解压的目录。
或者将DesignCommon.dcu、FormDesigner.dcu、ObjectInsp.dcu、WsPopupList.dcu、ObjectInsp.dfm、WsPopupList.dfm拷贝到你的工程文件的同一个文件夹中 ...
单片机开发 基于PIC单片机的IC卡读写器的设计
基于PIC单片机的IC卡读写器的设计,以pic167c4单片机为核心的IC卡读写器的设计
单片机开发 在定时器中断中做LED的PWM输出 AT89C2051实现A/D转换的C51程序 单片机开发系统 指令系统 程序设计 定时与中断 系统扩展 接口技术 串行口
在定时器中断中做LED的PWM输出
AT89C2051实现A/D转换的C51程序
单片机开发系统 指令系统 程序设计 定时与中断 系统扩展 接口技术 串行口
VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器.
所用语言是Verilog HDL.
主要用在加法器的设计中。
其他书籍 第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章
第一章 8086程序设计
第二章 MCS-51程序设计
第三章 微机基本系统的设计
第四章 存贮器与接口
第五章 并行接口
第六章 计数器、定时器与接口
第七章 显示器与键盘接口
第八章 串行通信及接口
第九章 数模转换器和模数转换器接口 ...
电子书籍 计算机程序设计艺术 第3卷 排序与查找 中文版 收藏经典! 超星阅览器
计算机程序设计艺术 第3卷 排序与查找 中文版 收藏经典!
超星阅览器
单片机开发 本人设计的汽车用燃油加热器控制程序
本人设计的汽车用燃油加热器控制程序,采用89S52控制驱动