搜索：减振器设计 - 虫虫下载站

软件设计/软件工程  《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写

《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写

https://www.eeworm.com/dl/684/213724.html

下载: 81

查看: 1392

matlab例程  全数字调制解调器设计的matlab程序有CIC FIR等滤波器

全数字调制解调器设计的matlab程序有CIC FIR等滤波器

https://www.eeworm.com/dl/665/214211.html

下载: 122

查看: 1089

系统设计方案  基于fpga的JPEG编解码器设计

基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。

https://www.eeworm.com/dl/678/214679.html

下载: 21

查看: 1139

VHDL/FPGA/Verilog 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)

基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)

https://www.eeworm.com/dl/663/214695.html

下载: 23

查看: 1090

其他  加减运算毕业设计文档加代码

加减运算毕业设计文档加代码

https://www.eeworm.com/dl/534/218941.html

下载: 73

查看: 1023

系统设计方案  并行AVS实时编解码器设计与实现介绍了一种并行AVS实时编码器的设计

并行AVS实时编解码器设计与实现介绍了一种并行AVS实时编码器的设计，它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分，其中重点介绍了视频编码器和传输流系统复用器的设计和实现。实验结果证明，实现标清AVS实时编码器是可行的。 ...

https://www.eeworm.com/dl/678/227027.html

下载: 61

查看: 1081

嵌入式/单片机编程  加减时间计数器设计

加减时间计数器设计，经过实际使用通过测试。

https://www.eeworm.com/dl/647/228124.html

下载: 148

查看: 1019

其他  这是一个FPGA的BCD码编码器设计.编译后可以下载到ALTEA的器件中仿真.

这是一个FPGA的BCD码编码器设计.编译后可以下载到ALTEA的器件中仿真.

https://www.eeworm.com/dl/534/243911.html

下载: 139

查看: 1066

邮电通讯系统  基于PLD的RS码编译码器设计

基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。

https://www.eeworm.com/dl/690/247535.html

下载: 164

查看: 1078

人工智能/神经网络  包含了模式识别中常用的一些分类器设计算法

包含了模式识别中常用的一些分类器设计算法，并且还能根据参数指定样本的分布规律,然后通过分类算法找分界面

https://www.eeworm.com/dl/650/250958.html

下载: 184

查看: 1052

搜索结果

按分类筛选