搜索结果
找到约 19,330 项符合
全数字锁相环 的查询结果
按分类筛选
VHDL/FPGA/Verilog 使用VHDL语言进行的数字锁相环的设计
使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开
通讯/手机编程 关于数字锁相环方面的代码,觉得还可以
关于数字锁相环方面的代码,觉得还可以，或许对大家有用
matlab例程 基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型
基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。
VHDL/FPGA/Verilog 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
VHDL/FPGA/Verilog 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
电子书籍 数字锁相环原理与应用.pdf
锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf
电子书籍 用数字锁相环电路实现高精度宽范围频率控制.pdf
锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf
技术资料 基于FPGA的数字锁相环的研究与实现
该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………