搜索结果
找到约 19,330 项符合
全数字锁相环 的查询结果
按分类筛选
系统设计方案 看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程
看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程，并以16QAM数字接收机载波同步环为例给出了相应的结论
数值算法/人工智能 vc++消除趋势相源程序 可用于基于VC++的数字信号处理 在实际信号处理中也有很好的应用。
vc++消除趋势相源程序 可用于基于VC++的数字信号处理 在实际信号处理中也有很好的应用。
单片机开发 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...
VHDL/FPGA/Verilog 电子锁的vhdl实现 （pld数字系统设计上）
电子锁的vhdl实现
（pld数字系统设计上）
系统设计方案 ：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied
：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied，PSFV）PWM控制
逆变电源，给出了主电路拓扑结构，分析了其控制原理并设计了其控制程序流程图。新颖的PSFV 控制能够实现输出
电压90％的调整率，输出电流波动小于单纯移相调功PWM方式，并在轻载时保持连续。功率开关器件零电压零电流 ...
其他 数码管扫描显示控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上。复位时所有数码管全灭。
数码管扫描显示控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上。复位时所有数码管全灭。
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
单片机开发 闭环数字控制方式
闭环数字控制方式，主要利用光电传感器检测法，结构图如图1所示。首先单片机根据输入的数据来计算物体要移动的距离并控制物体往坐标的大概方向运动，红外发射接收器来探测悬挂物体移动了多少个1*1cm的小方格,并经过A/D送给单片机，单片机通过特定的算法计算出物体的坐标，并控制电机的转动来控制物体往坐标进发，在此过程中 ...
VHDL/FPGA/Verilog 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX +
PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...