搜索结果
找到约 19,330 项符合
全数字锁相环 的查询结果
按分类筛选
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
通信网络 毫米波低相噪捷变频高分辨率雷达频率源设计
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
VHDL/FPGA/Verilog 对锁相环路的仿真
对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成
电子书籍 锁相技术 张厥盛 529页 7.5M PPT版.rar
数字处理及显示技术专辑 106册 913M锁相技术 张厥盛 529页 7.5M PPT版.rar
电子书籍 频率合成与锁相技术 350页 4.4M.pdf
数字处理及显示技术专辑 106册 913M频率合成与锁相技术 350页 4.4M.pdf
电子书籍 集成锁相环路 原理 特性 应用 489页 6.8M.pdf
数字处理及显示技术专辑 106册 913M集成锁相环路 原理 特性 应用 489页 6.8M.pdf
技术资料 接收机的设计
本论文是依托“985”工程超宽带全中频比幅比相测向系统研制项目，在原有经典雷达接收机系统设计方案的基础上，结合测向系统的工作原理和测向要求，采用四通道一次变频超外差设计方案，基于MC和MMC器件分模块设计了一个雷达接收机，并对该接收机的频率源进行了研制论文首先针对该接收机系统的指标要求，进行了系统的变频分析 ...
技术资料 cd4000系列45系列芯片器件手合集册
常用4000系列标准数字电路的中文名称资料   型号   器件名称        厂牌   备注 CD4000 双3输入端或非门+单非门 TI   CD4001 四2输入端或非门 HIT/NSC/TI/GOL CD4002 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 双 ...